[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / ARM / GlobalISel / irtranslator-varargs-lowering.ll
blob351594d1fc270ec3dbd878297a84969a895bf004
1 ; RUN: llc -mtriple arm-unknown -mattr=+vfp2,+v6t2 -global-isel -stop-after=irtranslator -verify-machineinstrs %s -o - | FileCheck %s -check-prefix=CHECK -check-prefix=ARM
2 ; RUN: llc -mtriple thumb-unknown -mattr=+vfp2,+v6t2 -global-isel -stop-after=irtranslator -verify-machineinstrs %s -o - | FileCheck %s -check-prefix=CHECK -check-prefix=THUMB
4 declare arm_aapcscc i32 @int_varargs_target(i32, ...)
6 define arm_aapcscc i32 @test_call_to_varargs_with_ints(i32 *%a, i32 %b) {
7 ; CHECK-LABEL: name: test_call_to_varargs_with_ints
8 ; CHECK-DAG: [[AVREG:%[0-9]+]]:_(p0) = COPY $r0
9 ; CHECK-DAG: [[BVREG:%[0-9]+]]:_(s32) = COPY $r1
10 ; CHECK: ADJCALLSTACKDOWN 8, 0, 14, $noreg, implicit-def $sp, implicit $sp
11 ; CHECK-DAG: $r0 = COPY [[BVREG]]
12 ; CHECK-DAG: $r1 = COPY [[AVREG]]
13 ; CHECK-DAG: $r2 = COPY [[BVREG]]
14 ; CHECK-DAG: $r3 = COPY [[AVREG]]
15 ; CHECK: [[SP1:%[0-9]+]]:_(p0) = COPY $sp
16 ; CHECK: [[OFF1:%[0-9]+]]:_(s32) = G_CONSTANT i32 0
17 ; CHECK: [[FI1:%[0-9]+]]:_(p0) = G_GEP [[SP1]], [[OFF1]](s32)
18 ; CHECK: G_STORE [[BVREG]](s32), [[FI1]](p0){{.*}}store 4
19 ; CHECK: [[SP2:%[0-9]+]]:_(p0) = COPY $sp
20 ; CHECK: [[OFF2:%[0-9]+]]:_(s32) = G_CONSTANT i32 4
21 ; CHECK: [[FI2:%[0-9]+]]:_(p0) = G_GEP [[SP2]], [[OFF2]](s32)
22 ; CHECK: G_STORE [[AVREG]](p0), [[FI2]](p0){{.*}}store 4
23 ; ARM: BL @int_varargs_target, csr_aapcs, implicit-def $lr, implicit $sp, implicit $r0, implicit $r1, implicit $r2, implicit $r3, implicit-def $r0
24 ; THUMB: tBL 14, $noreg, @int_varargs_target, csr_aapcs, implicit-def $lr, implicit $sp, implicit $r0, implicit $r1, implicit $r2, implicit $r3, implicit-def $r0
25 ; CHECK: [[RVREG:%[0-9]+]]:_(s32) = COPY $r0
26 ; CHECK: ADJCALLSTACKUP 8, 0, 14, $noreg, implicit-def $sp, implicit $sp
27 ; CHECK: $r0 = COPY [[RVREG]]
28 ; ARM: BX_RET 14, $noreg, implicit $r0
29 ; THUMB: tBX_RET 14, $noreg, implicit $r0
30 entry:
31   %r = notail call arm_aapcscc i32(i32, ...) @int_varargs_target(i32 %b, i32 *%a, i32 %b, i32 *%a, i32 %b, i32 *%a)
32   ret i32 %r
35 declare arm_aapcs_vfpcc float @float_varargs_target(float, double, ...)
37 define arm_aapcs_vfpcc float @test_call_to_varargs_with_floats(float %a, double %b) {
38 ; CHECK-LABEL: name: test_call_to_varargs_with_floats
39 ; CHECK-DAG: [[AVREG:%[0-9]+]]:_(s32) = COPY $s0
40 ; CHECK-DAG: [[BVREG:%[0-9]+]]:_(s64) = COPY $d1
41 ; CHECK: ADJCALLSTACKDOWN 8, 0, 14, $noreg, implicit-def $sp, implicit $sp
42 ; CHECK-DAG: $r0 = COPY [[AVREG]]
43 ; CHECK-DAG: [[B1:%[0-9]+]]:_(s32), [[B2:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[BVREG]](s64)
44 ; CHECK-DAG: $r2 = COPY [[B1]]
45 ; CHECK-DAG: $r3 = COPY [[B2]]
46 ; CHECK: [[SP1:%[0-9]+]]:_(p0) = COPY $sp
47 ; CHECK: [[OFF1:%[0-9]+]]:_(s32) = G_CONSTANT i32 0
48 ; CHECK: [[FI1:%[0-9]+]]:_(p0) = G_GEP [[SP1]], [[OFF1]](s32)
49 ; CHECK: G_STORE [[BVREG]](s64), [[FI1]](p0){{.*}}store 8
50 ; ARM: BL @float_varargs_target, csr_aapcs, implicit-def $lr, implicit $sp, implicit $r0, implicit $r2, implicit $r3, implicit-def $r0
51 ; THUMB: tBL 14, $noreg, @float_varargs_target, csr_aapcs, implicit-def $lr, implicit $sp, implicit $r0, implicit $r2, implicit $r3, implicit-def $r0
52 ; CHECK: [[RVREG:%[0-9]+]]:_(s32) = COPY $r0
53 ; CHECK: ADJCALLSTACKUP 8, 0, 14, $noreg, implicit-def $sp, implicit $sp
54 ; CHECK: $s0 = COPY [[RVREG]]
55 ; ARM: BX_RET 14, $noreg, implicit $s0
56 ; THUMB: tBX_RET 14, $noreg, implicit $s0
57 entry:
58   %r = notail call arm_aapcs_vfpcc float(float, double, ...) @float_varargs_target(float %a, double %b, double %b)
59   ret float %r
62 define arm_aapcs_vfpcc float @test_indirect_call_to_varargs(float (float, double, ...) *%fptr, float %a, double %b) {
63 ; CHECK-LABEL: name: test_indirect_call_to_varargs
64 ; CHECK-DAG: [[FPTRVREG:%[0-9]+]]:gpr(p0) = COPY $r0
65 ; CHECK-DAG: [[AVREG:%[0-9]+]]:_(s32) = COPY $s0
66 ; CHECK-DAG: [[BVREG:%[0-9]+]]:_(s64) = COPY $d1
67 ; CHECK: ADJCALLSTACKDOWN 8, 0, 14, $noreg, implicit-def $sp, implicit $sp
68 ; CHECK-DAG: $r0 = COPY [[AVREG]]
69 ; CHECK-DAG: [[B1:%[0-9]+]]:_(s32), [[B2:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[BVREG]](s64)
70 ; CHECK-DAG: $r2 = COPY [[B1]]
71 ; CHECK-DAG: $r3 = COPY [[B2]]
72 ; CHECK: [[SP1:%[0-9]+]]:_(p0) = COPY $sp
73 ; CHECK: [[OFF1:%[0-9]+]]:_(s32) = G_CONSTANT i32 0
74 ; CHECK: [[FI1:%[0-9]+]]:_(p0) = G_GEP [[SP1]], [[OFF1]](s32)
75 ; CHECK: G_STORE [[BVREG]](s64), [[FI1]](p0){{.*}}store 8
76 ; ARM: BLX [[FPTRVREG]](p0), csr_aapcs, implicit-def $lr, implicit $sp, implicit $r0, implicit $r2, implicit $r3, implicit-def $r0
77 ; THUMB: tBLXr 14, $noreg, [[FPTRVREG]](p0), csr_aapcs, implicit-def $lr, implicit $sp, implicit $r0, implicit $r2, implicit $r3, implicit-def $r0
78 ; CHECK: [[RVREG:%[0-9]+]]:_(s32) = COPY $r0
79 ; CHECK: ADJCALLSTACKUP 8, 0, 14, $noreg, implicit-def $sp, implicit $sp
80 ; CHECK: $s0 = COPY [[RVREG]]
81 ; ARM: BX_RET 14, $noreg, implicit $s0
82 ; THUMB: tBX_RET 14, $noreg, implicit $s0
83 entry:
84   %r = notail call arm_aapcs_vfpcc float(float, double, ...) %fptr(float %a, double %b, double %b)
85   ret float %r