[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / Hexagon / inline-asm-i1.ll
blobcc1f4ce55dad53f2bd6fa7c535253c5bf650fe2b
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 ; CHECK: r[[REG0:[0-9]+]] = usr
3 ; CHECK: [[REG0]] = insert(r{{[0-9]+}}, #1, #16)
5 target triple = "hexagon"
7 define hidden void @fred() #0 {
8 entry:
9   %0 = call { i32, i32 } asm sideeffect " $0 = usr\0A $1 = $2\0A $0 = insert($1, #1, #16)\0Ausr = $0 \0A", "=&r,=&r,r"(i1 undef) #1
10   ret void
13 attributes #0 = { nounwind "target-cpu"="hexagonv60" }
14 attributes #1 = { nounwind }