[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / NVPTX / vector-compare.ll
blob2992b0e62c56ada2639cc93fd62f473c75c24178
1 ; RUN: llc < %s -march=nvptx -mcpu=sm_20
2 ; RUN: llc < %s -march=nvptx64 -mcpu=sm_20
4 ; This test makes sure that the result of vector compares are properly
5 ; scalarized.  If codegen fails, then the type legalizer incorrectly
6 ; tried to promote <2 x i1> to <2 x i8> and instruction selection failed.
8 define void @foo(<2 x i32>* %a, <2 x i32>* %b, i32* %r1, i32* %r2) {
9   %aval = load <2 x i32>, <2 x i32>* %a
10   %bval = load <2 x i32>, <2 x i32>* %b
11   %res = icmp slt <2 x i32> %aval, %bval
12   %t1 = extractelement <2 x i1> %res, i32 0
13   %t2 = extractelement <2 x i1> %res, i32 1
14   %t1a = zext i1 %t1 to i32
15   %t2a = zext i1 %t2 to i32
16   store i32 %t1a, i32* %r1
17   store i32 %t2a, i32* %r2
18   ret void