[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / SystemZ / vec-args-03.ll
blobc47d8461021aff49472ed52bccdc29bf1177d136
1 ; Test the handling of incoming vector arguments.
3 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z13 | FileCheck %s
5 ; This routine has 10 vector arguments, which fill up %v24-%v31 and
6 ; the two double-wide stack slots at 160 and 176.
7 define <4 x i32> @foo(<4 x i32> %v1, <4 x i32> %v2, <4 x i32> %v3, <4 x i32> %v4,
8                       <4 x i32> %v5, <4 x i32> %v6, <4 x i32> %v7, <4 x i32> %v8,
9                       <4 x i32> %v9, <4 x i32> %v10) {
10 ; CHECK-LABEL: foo:
11 ; CHECK: vl [[REG1:%v[0-9]+]], 176(%r15)
12 ; CHECK: vsf %v24, %v26, [[REG1]]
13 ; CHECK: br %r14
14   %y = sub <4 x i32> %v2, %v10
15   ret <4 x i32> %y
18 ; This routine has 10 vector arguments, which fill up %v24-%v31 and
19 ; the two single-wide stack slots at 160 and 168.
20 define <4 x i8> @bar(<4 x i8> %v1, <4 x i8> %v2, <4 x i8> %v3, <4 x i8> %v4,
21                      <4 x i8> %v5, <4 x i8> %v6, <4 x i8> %v7, <4 x i8> %v8,
22                      <4 x i8> %v9, <4 x i8> %v10) {
23 ; CHECK-LABEL: bar:
24 ; CHECK: vlrepg [[REG1:%v[0-9]+]], 168(%r15)
25 ; CHECK: vsb %v24, %v26, [[REG1]]
26 ; CHECK: br %r14
27   %y = sub <4 x i8> %v2, %v10
28   ret <4 x i8> %y