[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / SystemZ / vec-move-19.ll
blob1bf1d0e67cf6559b2b5f1a87f04c6c734726862f
1 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z13 | FileCheck %s
3 ; Test that a loaded value which is replicated is not inserted also in any
4 ; elements.
6 ; CHECK:      vlvgp   %v0, %r0, %r0
7 ; CHECK-NEXT: vrepf   %v24, %v0, 1
8 ; CHECK-NOT:  vlvgf   %v24, %r0, 1
9 ; CHECK-NOT:  vlvgf   %v24, %r0, 2
11 define <4 x i32> @fun(i32 %arg, i32* %dst) {
12   %tmp = load i32, i32* undef
13   %tmp8 = insertelement <4 x i32> undef, i32 %tmp, i32 0
14   %tmp9 = insertelement <4 x i32> %tmp8, i32 %tmp, i32 1
15   %tmp10 = insertelement <4 x i32> %tmp9, i32 %tmp, i32 2
16   %tmp11 = insertelement <4 x i32> %tmp10, i32 %arg, i32 3
17   store i32 %tmp, i32* %dst
18   ret <4 x i32> %tmp11