test/CodeGen/Thumb2/csel.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main-arm-none-eabi %s -verify-machineinstrs -o - | FileCheck %s
   3
   4 define i32 @csinc_const_65(i32 %a) {
   5 ; CHECK-LABEL: csinc_const_65:
   6 ; CHECK:       @ %bb.0: @ %entry
   7 ; CHECK-NEXT:    movs r1, #5
   8 ; CHECK-NEXT:    cmp r0, #45
   9 ; CHECK-NEXT:    cinc r0, r1, gt
  10 ; CHECK-NEXT:    bx lr
  11 entry:
  12   %cmp = icmp sgt i32 %a, 45
  13   %spec.select = select i1 %cmp, i32 6, i32 5
  14   ret i32 %spec.select
  15 }
  16
  17 define i32 @csinc_const_56(i32 %a) {
  18 ; CHECK-LABEL: csinc_const_56:
  19 ; CHECK:       @ %bb.0: @ %entry
  20 ; CHECK-NEXT:    movs r1, #5
  21 ; CHECK-NEXT:    cmp r0, #45
  22 ; CHECK-NEXT:    cinc r0, r1, le
  23 ; CHECK-NEXT:    bx lr
  24 entry:
  25   %cmp = icmp sgt i32 %a, 45
  26   %spec.select = select i1 %cmp, i32 5, i32 6
  27   ret i32 %spec.select
  28 }
  29
  30 define i32 @csinc_const_zext(i32 %a) {
  31 ; CHECK-LABEL: csinc_const_zext:
  32 ; CHECK:       @ %bb.0: @ %entry
  33 ; CHECK-NEXT:    cmp r0, #45
  34 ; CHECK-NEXT:    cset r0, gt
  35 ; CHECK-NEXT:    bx lr
  36 entry:
  37   %cmp = icmp sgt i32 %a, 45
  38   %spec.select = zext i1 %cmp to i32
  39   ret i32 %spec.select
  40 }
  41
  42 define i32 @csinv_const_56(i32 %a) {
  43 ; CHECK-LABEL: csinv_const_56:
  44 ; CHECK:       @ %bb.0: @ %entry
  45 ; CHECK-NEXT:    movs r1, #5
  46 ; CHECK-NEXT:    cmp r0, #45
  47 ; CHECK-NEXT:    cinv r0, r1, gt
  48 ; CHECK-NEXT:    bx lr
  49 entry:
  50   %cmp = icmp sgt i32 %a, 45
  51   %spec.select = select i1 %cmp, i32 -6, i32 5
  52   ret i32 %spec.select
  53 }
  54
  55 define i32 @csinv_const_65(i32 %a) {
  56 ; CHECK-LABEL: csinv_const_65:
  57 ; CHECK:       @ %bb.0: @ %entry
  58 ; CHECK-NEXT:    movs r1, #5
  59 ; CHECK-NEXT:    cmp r0, #45
  60 ; CHECK-NEXT:    cinv r0, r1, le
  61 ; CHECK-NEXT:    bx lr
  62 entry:
  63   %cmp = icmp sgt i32 %a, 45
  64   %spec.select = select i1 %cmp, i32 5, i32 -6
  65   ret i32 %spec.select
  66 }
  67
  68 define i32 @csinv_const_sext(i32 %a) {
  69 ; CHECK-LABEL: csinv_const_sext:
  70 ; CHECK:       @ %bb.0: @ %entry
  71 ; CHECK-NEXT:    cmp r0, #45
  72 ; CHECK-NEXT:    csetm r0, gt
  73 ; CHECK-NEXT:    bx lr
  74 entry:
  75   %cmp = icmp sgt i32 %a, 45
  76   %spec.select = sext i1 %cmp to i32
  77   ret i32 %spec.select
  78 }
  79
  80 define i32 @csneg_const(i32 %a) {
  81 ; CHECK-LABEL: csneg_const:
  82 ; CHECK:       @ %bb.0: @ %entry
  83 ; CHECK-NEXT:    movs r1, #1
  84 ; CHECK-NEXT:    cmp r0, #45
  85 ; CHECK-NEXT:    cneg r0, r1, le
  86 ; CHECK-NEXT:    bx lr
  87 entry:
  88   %cmp = icmp sgt i32 %a, 45
  89   %spec.select = select i1 %cmp, i32 1, i32 -1
  90   ret i32 %spec.select
  91 }
  92
  93 define i32 @csneg_const_r(i32 %a) {
  94 ; CHECK-LABEL: csneg_const_r:
  95 ; CHECK:       @ %bb.0: @ %entry
  96 ; CHECK-NEXT:    movs r1, #1
  97 ; CHECK-NEXT:    cmp r0, #45
  98 ; CHECK-NEXT:    cneg r0, r1, gt
  99 ; CHECK-NEXT:    bx lr
 100 entry:
 101   %cmp = icmp sgt i32 %a, 45
 102   %spec.select = select i1 %cmp, i32 -1, i32 1
 103   ret i32 %spec.select
 104 }
 105
 106 define i32 @csel_var(i32 %a, i32 %b, i32 %c) {
 107 ; CHECK-LABEL: csel_var:
 108 ; CHECK:       @ %bb.0: @ %entry
 109 ; CHECK-NEXT:    cmp r0, #45
 110 ; CHECK-NEXT:    it le
 111 ; CHECK-NEXT:    movle r1, r2
 112 ; CHECK-NEXT:    mov r0, r1
 113 ; CHECK-NEXT:    bx lr
 114 entry:
 115   %cmp = icmp sgt i32 %a, 45
 116   %spec.select = select i1 %cmp, i32 %b, i32 %c
 117   ret i32 %spec.select
 118 }
 119
 120 define i32 @csinc_var(i32 %a, i32 %b, i32 %c) {
 121 ; CHECK-LABEL: csinc_var:
 122 ; CHECK:       @ %bb.0: @ %entry
 123 ; CHECK-NEXT:    cmp r0, #45
 124 ; CHECK-NEXT:    csinc r0, r1, r2, gt
 125 ; CHECK-NEXT:    bx lr
 126 entry:
 127   %cmp = icmp sgt i32 %a, 45
 128   %cplus1 = add nsw i32 %c, 1
 129   %spec.select = select i1 %cmp, i32 %b, i32 %cplus1
 130   ret i32 %spec.select
 131 }
 132
 133 define i32 @csinc_swap_var(i32 %a, i32 %b, i32 %c) {
 134 ; CHECK-LABEL: csinc_swap_var:
 135 ; CHECK:       @ %bb.0: @ %entry
 136 ; CHECK-NEXT:    cmp r0, #45
 137 ; CHECK-NEXT:    csinc r0, r2, r1, le
 138 ; CHECK-NEXT:    bx lr
 139 entry:
 140   %cmp = icmp sgt i32 %a, 45
 141   %bplus1 = add nsw i32 %b, 1
 142   %spec.select = select i1 %cmp, i32 %bplus1, i32 %c
 143   ret i32 %spec.select
 144 }
 145
 146 define i32 @csinv_var(i32 %a, i32 %b, i32 %c) {
 147 ; CHECK-LABEL: csinv_var:
 148 ; CHECK:       @ %bb.0: @ %entry
 149 ; CHECK-NEXT:    cmp r0, #45
 150 ; CHECK-NEXT:    csinv r0, r1, r2, gt
 151 ; CHECK-NEXT:    bx lr
 152 entry:
 153   %cmp = icmp sgt i32 %a, 45
 154   %cinv = xor i32 %c, -1
 155   %spec.select = select i1 %cmp, i32 %b, i32 %cinv
 156   ret i32 %spec.select
 157 }
 158
 159 define i32 @csinv_swap_var(i32 %a, i32 %b, i32 %c) {
 160 ; CHECK-LABEL: csinv_swap_var:
 161 ; CHECK:       @ %bb.0: @ %entry
 162 ; CHECK-NEXT:    cmp r0, #45
 163 ; CHECK-NEXT:    csinv r0, r2, r1, le
 164 ; CHECK-NEXT:    bx lr
 165 entry:
 166   %cmp = icmp sgt i32 %a, 45
 167   %binv = xor i32 %b, -1
 168   %spec.select = select i1 %cmp, i32 %binv, i32 %c
 169   ret i32 %spec.select
 170 }
 171
 172 define i32 @csneg_var(i32 %a, i32 %b, i32 %c) {
 173 ; CHECK-LABEL: csneg_var:
 174 ; CHECK:       @ %bb.0: @ %entry
 175 ; CHECK-NEXT:    cmp r0, #45
 176 ; CHECK-NEXT:    csneg r0, r1, r2, gt
 177 ; CHECK-NEXT:    bx lr
 178 entry:
 179   %cmp = icmp sgt i32 %a, 45
 180   %cneg = sub i32 0, %c
 181   %spec.select = select i1 %cmp, i32 %b, i32 %cneg
 182   ret i32 %spec.select
 183 }
 184
 185 define i32 @csneg_swap_var_sgt(i32 %a, i32 %b, i32 %c) {
 186 ; CHECK-LABEL: csneg_swap_var_sgt:
 187 ; CHECK:       @ %bb.0: @ %entry
 188 ; CHECK-NEXT:    cmp r0, #45
 189 ; CHECK-NEXT:    csneg r0, r2, r1, le
 190 ; CHECK-NEXT:    bx lr
 191 entry:
 192   %cmp = icmp sgt i32 %a, 45
 193   %bneg = sub i32 0, %b
 194   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 195   ret i32 %spec.select
 196 }
 197
 198 define i32 @csneg_swap_var_sge(i32 %a, i32 %b, i32 %c) {
 199 ; CHECK-LABEL: csneg_swap_var_sge:
 200 ; CHECK:       @ %bb.0: @ %entry
 201 ; CHECK-NEXT:    cmp r0, #44
 202 ; CHECK-NEXT:    csneg r0, r2, r1, le
 203 ; CHECK-NEXT:    bx lr
 204 entry:
 205   %cmp = icmp sge i32 %a, 45
 206   %bneg = sub i32 0, %b
 207   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 208   ret i32 %spec.select
 209 }
 210
 211 define i32 @csneg_swap_var_sle(i32 %a, i32 %b, i32 %c) {
 212 ; CHECK-LABEL: csneg_swap_var_sle:
 213 ; CHECK:       @ %bb.0: @ %entry
 214 ; CHECK-NEXT:    cmp r0, #46
 215 ; CHECK-NEXT:    csneg r0, r2, r1, ge
 216 ; CHECK-NEXT:    bx lr
 217 entry:
 218   %cmp = icmp sle i32 %a, 45
 219   %bneg = sub i32 0, %b
 220   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 221   ret i32 %spec.select
 222 }
 223
 224 define i32 @csneg_swap_var_slt(i32 %a, i32 %b, i32 %c) {
 225 ; CHECK-LABEL: csneg_swap_var_slt:
 226 ; CHECK:       @ %bb.0: @ %entry
 227 ; CHECK-NEXT:    cmp r0, #45
 228 ; CHECK-NEXT:    csneg r0, r2, r1, ge
 229 ; CHECK-NEXT:    bx lr
 230 entry:
 231   %cmp = icmp slt i32 %a, 45
 232   %bneg = sub i32 0, %b
 233   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 234   ret i32 %spec.select
 235 }
 236
 237 define i32 @csneg_swap_var_ugt(i32 %a, i32 %b, i32 %c) {
 238 ; CHECK-LABEL: csneg_swap_var_ugt:
 239 ; CHECK:       @ %bb.0: @ %entry
 240 ; CHECK-NEXT:    cmp r0, #45
 241 ; CHECK-NEXT:    csneg r0, r2, r1, ls
 242 ; CHECK-NEXT:    bx lr
 243 entry:
 244   %cmp = icmp ugt i32 %a, 45
 245   %bneg = sub i32 0, %b
 246   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 247   ret i32 %spec.select
 248 }
 249
 250 define i32 @csneg_swap_var_uge(i32 %a, i32 %b, i32 %c) {
 251 ; CHECK-LABEL: csneg_swap_var_uge:
 252 ; CHECK:       @ %bb.0: @ %entry
 253 ; CHECK-NEXT:    cmp r0, #44
 254 ; CHECK-NEXT:    csneg r0, r2, r1, ls
 255 ; CHECK-NEXT:    bx lr
 256 entry:
 257   %cmp = icmp uge i32 %a, 45
 258   %bneg = sub i32 0, %b
 259   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 260   ret i32 %spec.select
 261 }
 262
 263 define i32 @csneg_swap_var_ule(i32 %a, i32 %b, i32 %c) {
 264 ; CHECK-LABEL: csneg_swap_var_ule:
 265 ; CHECK:       @ %bb.0: @ %entry
 266 ; CHECK-NEXT:    cmp r0, #46
 267 ; CHECK-NEXT:    csneg r0, r2, r1, hs
 268 ; CHECK-NEXT:    bx lr
 269 entry:
 270   %cmp = icmp ule i32 %a, 45
 271   %bneg = sub i32 0, %b
 272   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 273   ret i32 %spec.select
 274 }
 275
 276 define i32 @csneg_swap_var_ult(i32 %a, i32 %b, i32 %c) {
 277 ; CHECK-LABEL: csneg_swap_var_ult:
 278 ; CHECK:       @ %bb.0: @ %entry
 279 ; CHECK-NEXT:    cmp r0, #45
 280 ; CHECK-NEXT:    csneg r0, r2, r1, hs
 281 ; CHECK-NEXT:    bx lr
 282 entry:
 283   %cmp = icmp ult i32 %a, 45
 284   %bneg = sub i32 0, %b
 285   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 286   ret i32 %spec.select
 287 }
 288
 289 define i32 @csneg_swap_var_ne(i32 %a, i32 %b, i32 %c) {
 290 ; CHECK-LABEL: csneg_swap_var_ne:
 291 ; CHECK:       @ %bb.0: @ %entry
 292 ; CHECK-NEXT:    cmp r0, #45
 293 ; CHECK-NEXT:    csneg r0, r2, r1, ne
 294 ; CHECK-NEXT:    bx lr
 295 entry:
 296   %cmp = icmp eq i32 %a, 45
 297   %bneg = sub i32 0, %b
 298   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 299   ret i32 %spec.select
 300 }
 301
 302 define i32 @csneg_swap_var_eq(i32 %a, i32 %b, i32 %c) {
 303 ; CHECK-LABEL: csneg_swap_var_eq:
 304 ; CHECK:       @ %bb.0: @ %entry
 305 ; CHECK-NEXT:    cmp r0, #45
 306 ; CHECK-NEXT:    csneg r0, r2, r1, eq
 307 ; CHECK-NEXT:    bx lr
 308 entry:
 309   %cmp = icmp ne i32 %a, 45
 310   %bneg = sub i32 0, %b
 311   %spec.select = select i1 %cmp, i32 %bneg, i32 %c
 312   ret i32 %spec.select
 313 }
 314
 315 define i32 @csinc_inplace(i32 %a, i32 %b) {
 316 ; CHECK-LABEL: csinc_inplace:
 317 ; CHECK:       @ %bb.0: @ %entry
 318 ; CHECK-NEXT:    cmp r1, #45
 319 ; CHECK-NEXT:    cinc r0, r0, gt
 320 ; CHECK-NEXT:    bx lr
 321 entry:
 322   %cmp = icmp sgt i32 %b, 45
 323   %inc = zext i1 %cmp to i32
 324   %spec.select = add nsw i32 %inc, %a
 325   ret i32 %spec.select
 326 }
 327
 328 define i32 @csinv_inplace(i32 %a, i32 %b) {
 329 ; CHECK-LABEL: csinv_inplace:
 330 ; CHECK:       @ %bb.0: @ %entry
 331 ; CHECK-NEXT:    cmp r1, #45
 332 ; CHECK-NEXT:    cinv r0, r0, gt
 333 ; CHECK-NEXT:    bx lr
 334 entry:
 335   %cmp = icmp sgt i32 %b, 45
 336   %sub = sext i1 %cmp to i32
 337   %xor = xor i32 %sub, %a
 338   ret i32 %xor
 339 }
 340