test/CodeGen/X86/ins_subreg_coalesce-1.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i686-- -mattr=-bmi | FileCheck %s
   3
   4 define fastcc i32 @t() nounwind  {
   5 ; CHECK-LABEL: t:
   6 ; CHECK:       # %bb.0: # %entry
   7 ; CHECK-NEXT:    movzwl 0, %eax
   8 ; CHECK-NEXT:    orl $2, %eax
   9 ; CHECK-NEXT:    movw %ax, 0
  10 ; CHECK-NEXT:    shrl $3, %eax
  11 ; CHECK-NEXT:    andl $1, %eax
  12 ; CHECK-NEXT:    retl
  13 entry:
  14         br i1 false, label %UnifiedReturnBlock, label %bb4
  15 bb4:            ; preds = %entry
  16         br i1 false, label %bb17, label %bb22
  17 bb17:           ; preds = %bb4
  18         ret i32 1
  19 bb22:           ; preds = %bb4
  20         br i1 true, label %walkExprTree.exit, label %bb4.i
  21 bb4.i:          ; preds = %bb22
  22         ret i32 0
  23 walkExprTree.exit:              ; preds = %bb22
  24         %tmp83 = load i16, i16* null, align 4           ; <i16> [#uses=1]
  25         %tmp84 = or i16 %tmp83, 2               ; <i16> [#uses=2]
  26         store i16 %tmp84, i16* null, align 4
  27         %tmp98993 = zext i16 %tmp84 to i32              ; <i32> [#uses=1]
  28         %tmp1004 = lshr i32 %tmp98993, 3                ; <i32> [#uses=1]
  29         %tmp100.lobit5 = and i32 %tmp1004, 1            ; <i32> [#uses=1]
  30         ret i32 %tmp100.lobit5
  31 UnifiedReturnBlock:             ; preds = %entry
  32         ret i32 0
  33 }