[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / X86 / zext-trunc.ll
blob2052f7bcd6a0a8df7f0e06af50fbda77bf3c37aa
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown | FileCheck %s
3 ; rdar://7570931
5 define i64 @foo(i64 %a, i64 %b) nounwind {
6 ; CHECK-LABEL: foo:
7 ; CHECK:       # %bb.0:
8 ; CHECK-NEXT:    leal (%rdi,%rsi), %eax
9 ; CHECK-NEXT:    retq
10   %c = add i64 %a, %b
11   %d = trunc i64 %c to i32
12   %e = zext i32 %d to i64
13   ret i64 %e