test/CodeGen/Hexagon/hexagon-tfr-add.ll

   1 ; RUN: llc -march=hexagon -O2 -disable-hexagon-amodeopt < %s | FileCheck %s --check-prefix=CHECK-ADDI
   2 ; REQUIRES: asserts
   3
   4 target triple = "hexagon"
   5
   6 %s.0 = type { i8, i8, %s.41, %s.1, %s.2, i8, %s.22, i8, %s.3, i8, i8, %s.23, %s.23, %s.4, i8, %s.5, %s.6, %s.10, %s.14, %s.44, i16, i8, i32, i16, i16, %s.16, i8, i8, i16, i8, i8, i32, i8, [8 x %s.17], i8, i8, i8, i8, i8, i64, i64, i64, i8, i8, i8, i8, i8, i8, i16, i16, i8, i8, i16, i16, i16, i16, i16, i8, i8, i32, i8, i32, i32, i8, [256 x %s.22], [256 x i8], i8, i8, %s.18, i8, i8, i8, i8, i16, i16, i16, i8, i32, i8, i8, i8, i8, i16, i32, i8, i8, i8, i8, i8, i8, i8, i8, i8, i8, i8, i16, i8, i8, i8, i8, i8, i8, i32, i64, i64, i8, %s.22, %s.23, i8, i8, i8, i8, i8, i8, i8, i16, i32, [256 x %s.22], i8, i8, %s.25, %s.26, i8, i8, %s.27, i8, i8, i8, i8, i8, i8, i8, i8, %s.41, i8, i8, i8, %s.28, i8, %s.30, %s.33, %s.33, %s.33, %s.33, %s.33, i8, i8, i8, i8, i8, i8, i8, i8, i8, i8, i8, i8, i8, i8, i8, i8, %s.34, i8, i8, %s.38, i8, i8, %s.40, i8, i8, i8, i8, i8, %s.41, i8, i8, i8, i32, %s.42, i8, i16, [32 x i16], i8, i8, %s.43, i8, i8, i8, i8, i8, i8, i8, i8, %s.44, i8, i8, i8, i8, i32, i8, i8, i8, i8, i8 }
   7 %s.1 = type { i32, [30 x %s.16] }
   8 %s.2 = type { [10 x %s.27], i8, i8 }
   9 %s.3 = type { i8, %s.41 }
  10 %s.4 = type { i8, i8, i8* }
  11 %s.5 = type { %s.22, %s.1, i8, i8, i64, i8, i8, i32, i8, i8, i8, %s.34, i8, i8, i32, i8 }
  12 %s.6 = type { i64, i8, i8, %s.7, i8, i8, %s.34, %s.34, i8, i8, %s.26 }
  13 %s.7 = type { i32, [256 x %s.8] }
  14 %s.8 = type { %s.9, i8 }
  15 %s.9 = type { [3 x i8] }
  16 %s.10 = type { i32, [40 x %s.11] }
  17 %s.11 = type { %s.41, i8, i8, i8, i32, %s.12, i32 }
  18 %s.12 = type { i32, %s.13, i8 }
  19 %s.13 = type { i8, [48 x i8] }
  20 %s.14 = type { i8, [10 x %s.15] }
  21 %s.15 = type { i16, i8, %s.41, i8, i8 }
  22 %s.16 = type { %s.41, [2 x i8] }
  23 %s.17 = type { i8, i32 }
  24 %s.18 = type { %s.19, i8, %s.20, i8, i8 }
  25 %s.19 = type { i8, i8, i8, i8 }
  26 %s.20 = type { i32, [40 x %s.21] }
  27 %s.21 = type { %s.9, i8, i8, i8, i8, i8, i32, %s.12, i32 }
  28 %s.22 = type { i8, %s.41, i32 }
  29 %s.23 = type { %s.41, i16, i16, i16, i32, i8, i16, i8, i16, i8, [8 x i8], i8, i8, i8, %s.24, i8, %s.28 }
  30 %s.24 = type { %s.16, [1 x i8] }
  31 %s.25 = type { i64, i64, i64, i64 }
  32 %s.26 = type { i8, i8, i8, i8, [12 x i8] }
  33 %s.27 = type { %s.9, [2 x i8] }
  34 %s.28 = type { %s.41, [6 x %s.29], i8 }
  35 %s.29 = type { %s.41, i16 }
  36 %s.30 = type { i8, [16 x %s.31] }
  37 %s.31 = type { i32, i16, i8, i8, [32 x %s.32] }
  38 %s.32 = type { i32, i8, i8 }
  39 %s.33 = type { i8, [16 x i16] }
  40 %s.34 = type { i32, i32, [10 x %s.35], %s.37 }
  41 %s.35 = type { %s.36, i8, i32, i8, %s.36 }
  42 %s.36 = type { %s.25 }
  43 %s.37 = type { i8, i8 }
  44 %s.38 = type { i16, [64 x %s.39] }
  45 %s.39 = type { i16, i8, i16 }
  46 %s.40 = type { i8, [3 x i8], i8 }
  47 %s.41 = type { [3 x i8], i8, [3 x i8] }
  48 %s.42 = type { i16, i16, [32 x i16], [32 x %s.41], [32 x i8] }
  49 %s.43 = type { i8, i8, i8, i8, [9 x i16] }
  50 %s.44 = type { %s.45, %s.47 }
  51 %s.45 = type { %s.46, i32, i8 }
  52 %s.46 = type { %s.46*, %s.46* }
  53 %s.47 = type { %s.48 }
  54 %s.48 = type { %s.46, %s.49 }
  55 %s.49 = type { %s.50 }
  56 %s.50 = type { %s.51, [16 x %s.52], i8, i8, [16 x i16], %s.9, i8, %s.59, %s.33, %s.62, %s.34, %s.64, i8 }
  57 %s.51 = type { i32, i16, i8, i8, i8, i8, i8, [5 x i8] }
  58 %s.52 = type { i8, %s.53 }
  59 %s.53 = type { %s.54 }
  60 %s.54 = type { %s.55*, i8, i32 }
  61 %s.55 = type { %s.46, i32, i8*, i8*, %s.55*, %s.55*, i32, i8, i8, i16, i32, i8, %s.56, i16, [1 x %s.58], i32 }
  62 %s.56 = type { %s.57 }
  63 %s.57 = type { i8 }
  64 %s.58 = type { i8*, i32 }
  65 %s.59 = type { i8, [17 x %s.60] }
  66 %s.60 = type { i16, i8, [16 x %s.61] }
  67 %s.61 = type { i8, i8 }
  68 %s.62 = type { i8, [6 x %s.63] }
  69 %s.63 = type { i8, i16 }
  70 %s.64 = type { %s.65, i8, i64 }
  71 %s.65 = type { i32, [64 x %s.66], i32, [64 x %s.66], i32, [64 x %s.66], i32, [128 x %s.66], i32, [32 x %s.67], i32, [32 x %s.67] }
  72 %s.66 = type { i8, i32, i8 }
  73 %s.67 = type { i16, i8 }
  74 %s.68 = type { %s.69 }
  75 %s.69 = type { i32, i8* }
  76
  77 @g0 = external global %s.0, align 8
  78 @g1 = external constant %s.68, section ".dummy.dummy.dummy.dumm", align 4
  79
  80 ; Function Attrs: optsize
  81 declare void @f0(%s.68*) #0
  82
  83 ; Function Attrs: nounwind optsize
  84 declare zeroext i8 @f1(i8*) #1
  85
  86 ; Function Attrs: nounwind optsize
  87 declare void @f2(i32) #1
  88
  89 ; The pass that used to crash doesn't do anything on this testcase anymore,
  90 ; but check for sane output anyway.
  91 ; CHECK-ADDI: ##g0
  92 ; Function Attrs: nounwind optsize ssp
  93 define zeroext i8 @f3() #2 {
  94 b0:
  95   %v0 = load i8, i8* getelementptr inbounds (%s.0, %s.0* @g0, i32 0, i32 57), align 2
  96   %v1 = icmp eq i8 %v0, 0
  97   br i1 %v1, label %b2, label %b1
  98
  99 b1:                                               ; preds = %b0
 100   tail call void @f0(%s.68* nonnull @g1) #3
 101   unreachable
 102
 103 b2:                                               ; preds = %b0
 104   %v2 = call zeroext i8 @f1(i8* nonnull undef) #4
 105   br i1 undef, label %b3, label %b8
 106
 107 b3:                                               ; preds = %b2
 108   %v3 = load i8, i8* getelementptr inbounds (%s.0, %s.0* @g0, i32 0, i32 1), align 1
 109   %v4 = add i8 %v3, -17
 110   %v5 = icmp ult i8 %v4, 2
 111   br i1 %v5, label %b4, label %b7
 112
 113 b4:                                               ; preds = %b3
 114   %v6 = load i8, i8* getelementptr inbounds (%s.0, %s.0* @g0, i32 0, i32 167, i32 2), align 2
 115   %v7 = sext i8 %v6 to i32
 116   %v8 = add nsw i32 %v7, 1
 117   %v9 = load i8, i8* getelementptr inbounds (%s.0, %s.0* @g0, i32 0, i32 167, i32 0), align 2
 118   %v10 = zext i8 %v9 to i32
 119   %v11 = icmp slt i32 %v8, %v10
 120   br i1 %v11, label %b6, label %b5
 121
 122 b5:                                               ; preds = %b4
 123   unreachable
 124
 125 b6:                                               ; preds = %b4
 126   unreachable
 127
 128 b7:                                               ; preds = %b3
 129   unreachable
 130
 131 b8:                                               ; preds = %b2
 132   br i1 undef, label %b9, label %b10
 133
 134 b9:                                               ; preds = %b8
 135   unreachable
 136
 137 b10:                                              ; preds = %b8
 138   br i1 undef, label %b12, label %b11
 139
 140 b11:                                              ; preds = %b10
 141   unreachable
 142
 143 b12:                                              ; preds = %b10
 144   %v12 = load i8, i8* getelementptr inbounds (%s.0, %s.0* @g0, i32 0, i32 1), align 1
 145   %v13 = zext i8 %v12 to i32
 146   switch i32 %v13, label %b14 [
 147     i32 17, label %b13
 148     i32 18, label %b13
 149     i32 11, label %b15
 150   ]
 151
 152 b13:                                              ; preds = %b14, %b12, %b12
 153   %v14 = phi i64 [ 4294967294, %b14 ], [ 4294967146, %b12 ], [ 4294967146, %b12 ]
 154   %v15 = call i64 @f4(i8 zeroext undef) #3
 155   %v16 = add i64 %v15, %v14
 156   %v17 = trunc i64 %v16 to i32
 157   br label %b15
 158
 159 b14:                                              ; preds = %b12
 160   br label %b13
 161
 162 b15:                                              ; preds = %b13, %b12
 163   %v18 = phi i32 [ %v17, %b13 ], [ 120000, %b12 ]
 164   call void @f2(i32 %v18) #4
 165   unreachable
 166 }
 167
 168 ; Function Attrs: optsize
 169 declare i64 @f4(i8 zeroext) #0
 170
 171 attributes #0 = { optsize "target-cpu"="hexagonv55" }
 172 attributes #1 = { nounwind optsize "target-cpu"="hexagonv55" }
 173 attributes #2 = { nounwind optsize ssp "target-cpu"="hexagonv55" }
 174 attributes #3 = { nounwind optsize }
 175 attributes #4 = { noinline nounwind optsize }