test/CodeGen/RISCV/flt-rounds.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck -check-prefix=RV32I %s
   4 ; RUN: llc -mtriple=riscv64 -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck -check-prefix=RV64I %s
   6
   7 declare i32 @llvm.flt.rounds()
   8
   9 define i32 @test_flt_rounds() nounwind {
  10 ; RV32I-LABEL: test_flt_rounds:
  11 ; RV32I:       # %bb.0:
  12 ; RV32I-NEXT:    addi a0, zero, 1
  13 ; RV32I-NEXT:    ret
  14 ;
  15 ; RV64I-LABEL: test_flt_rounds:
  16 ; RV64I:       # %bb.0:
  17 ; RV64I-NEXT:    addi a0, zero, 1
  18 ; RV64I-NEXT:    ret
  19   %1 = call i32 @llvm.flt.rounds()
  20   ret i32 %1
  21 }