test/CodeGen/AArch64/GlobalISel/select-trap.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64-- -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s
   3 --- |
   4   target datalayout = "e-m:e-i8:8:32-i16:16:32-i64:64-i128:128-n32:64-S128"
   5   target triple = "aarch64"
   6
   7   ; Function Attrs: noreturn nounwind
   8   declare void @llvm.trap() #0
   9
  10   define void @foo() {
  11     call void @llvm.trap()
  12     ret void
  13   }
  14
  15   attributes #0 = { noreturn nounwind }
  16
  17 ...
  18 ---
  19 name:            foo
  20 alignment:       4
  21 legalized:       true
  22 regBankSelected: true
  23 tracksRegLiveness: true
  24 body:             |
  25   bb.1 (%ir-block.0):
  26     ; CHECK-LABEL: name: foo
  27     ; CHECK: BRK 1
  28     ; CHECK: RET_ReallyLR
  29     G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.trap)
  30     RET_ReallyLR
  31
  32 ...