[Alignment][NFC] migrate DataLayout internal struct to llvm::Align
[llvm-core.git] / test / CodeGen / SPARC / inlineasm.ll
blob814845459de78ab725b25016fda62172d673ed27
1 ; RUN: llc -march=sparc <%s | FileCheck %s
3 ; CHECK-LABEL: test_constraint_r
4 ; CHECK:       add %o1, %o0, %o0
5 define i32 @test_constraint_r(i32 %a, i32 %b) {
6 entry:
7   %0 = tail call i32 asm sideeffect "add $2, $1, $0", "=r,r,r"(i32 %a, i32 %b)
8   ret i32 %0
11 ;; Check tests only that the constraints are accepted without a compiler failure.
12 ; CHECK-LABEL: test_constraints_nro:
13 %struct.anon = type { i32, i32 }
14 @v = external global %struct.anon, align 4
15 define void @test_constraints_nro() {
16 entry:
17   %0 = load i32, i32* getelementptr inbounds (%struct.anon, %struct.anon* @v, i32 0, i32 0);
18   %1 = load i32, i32* getelementptr inbounds (%struct.anon, %struct.anon* @v, i32 0, i32 1);
19   tail call void asm sideeffect "", "nro,nro"(i32 %0, i32 %1)
20   ret void
23 ; CHECK-LABEL: test_constraint_I:
24 ; CHECK:       add %o0, 1023, %o0
25 define i32 @test_constraint_I(i32 %a) {
26 entry:
27   %0 = tail call i32 asm sideeffect "add $1, $2, $0", "=r,r,rI"(i32 %a, i32 1023)
28   ret i32 %0
31 ; CHECK-LABEL: test_constraint_I_neg:
32 ; CHECK:       add %o0, -4096, %o0
33 define i32 @test_constraint_I_neg(i32 %a) {
34 entry:
35   %0 = tail call i32 asm sideeffect "add $1, $2, $0", "=r,r,rI"(i32 %a, i32 -4096)
36   ret i32 %0
39 ; CHECK-LABEL: test_constraint_I_largeimm:
40 ; CHECK:       sethi 9, [[R0:%[gilo][0-7]]]
41 ; CHECK:       or [[R0]], 784, [[R1:%[gilo][0-7]]]
42 ; CHECK:       add %o0, [[R1]], %o0
43 define i32 @test_constraint_I_largeimm(i32 %a) {
44 entry:
45   %0 = tail call i32 asm sideeffect "add $1, $2, $0", "=r,r,rI"(i32 %a, i32 10000)
46   ret i32 %0
49 ; CHECK-LABEL: test_constraint_reg:
50 ; CHECK:       ldda [%o1] 43, %g2
51 ; CHECK:       ldda [%o1] 43, %g4
52 define void @test_constraint_reg(i32 %s, i32* %ptr) {
53 entry:
54   %0 = tail call i64 asm sideeffect "ldda [$1] $2, $0", "={r2},r,n"(i32* %ptr, i32 43)
55   %1 = tail call i64 asm sideeffect "ldda [$1] $2, $0", "={g4},r,n"(i32* %ptr, i32 43)
56   ret void
59 ;; Ensure that i64 args to asm are allocated to the IntPair register class.
60 ;; Also checks that register renaming for leaf proc works.
61 ; CHECK-LABEL: test_constraint_r_i64:
62 ; CHECK: mov %o0, %o5
63 ; CHECK: sra %o5, 31, %o4
64 ; CHECK: std %o4, [%o1]
65 define i32 @test_constraint_r_i64(i32 %foo, i64* %out, i32 %o) {
66 entry:
67   %conv = sext i32 %foo to i64
68   tail call void asm sideeffect "std $0, [$1]", "r,r,~{memory}"(i64 %conv, i64* %out)
69   ret i32 %o
72 ;; Same test without leaf-proc opt
73 ; CHECK-LABEL: test_constraint_r_i64_noleaf:
74 ; CHECK: mov %i0, %i5
75 ; CHECK: sra %i5, 31, %i4
76 ; CHECK: std %i4, [%i1]
77 define i32 @test_constraint_r_i64_noleaf(i32 %foo, i64* %out, i32 %o) #0 {
78 entry:
79   %conv = sext i32 %foo to i64
80   tail call void asm sideeffect "std $0, [$1]", "r,r,~{memory}"(i64 %conv, i64* %out)
81   ret i32 %o
83 attributes #0 = { "no-frame-pointer-elim"="true" }
85 ;; Ensures that tied in and out gets allocated properly.
86 ; CHECK-LABEL: test_i64_inout:
87 ; CHECK: mov %g0, %o2
88 ; CHECK: mov 5, %o3
89 ; CHECK: xor %o2, %g0, %o2
90 ; CHECK: mov %o2, %o0
91 ; CHECK: ret
92 define i64 @test_i64_inout() {
93 entry:
94   %0 = call i64 asm sideeffect "xor $1, %g0, $0", "=r,0,~{i1}"(i64 5);
95   ret i64 %0
99 ;; Ensures that inline-asm accepts and uses 'f' and 'e' register constraints.
100 ; CHECK-LABEL: fadds:
101 ; CHECK: fadds  %f0, %f1, %f0
102 define float @fadds(float, float) local_unnamed_addr #2 {
103 entry:
104   %2 = tail call float asm sideeffect "fadds  $1, $2, $0;", "=f,f,e"(float %0, float %1) #7
105   ret float %2
108 ; CHECK-LABEL: faddd:
109 ; CHECK: faddd  %f0, %f2, %f0
110 define double @faddd(double, double) local_unnamed_addr #2 {
111 entry:
112   %2 = tail call double asm sideeffect "faddd  $1, $2, $0;", "=f,f,e"(double %0, double %1) #7
113   ret double %2
116 ; CHECK-LABEL: test_addressing_mode_i64:
117 ; CHECK: std %l0, [%o0]
118 define void @test_addressing_mode_i64(i64* %out) {
119 entry:
120   call void asm "std %l0, $0", "=*m,r"(i64* nonnull %out, i64 0)
121   ret void
124 ; CHECK-LABEL: test_constraint_float_reg:
125 ; CHECK: fadds %f20, %f20, %f20
126 ; CHECK: faddd %f20, %f20, %f20
127 define void @test_constraint_float_reg() {
128 entry:
129   tail call void asm sideeffect "fadds $0,$1,$2", "{f20},{f20},{f20}"(float 6.0, float 7.0, float 8.0)
130   tail call void asm sideeffect "faddd $0,$1,$2", "{f20},{f20},{f20}"(double 9.0, double 10.0, double 11.0)
131   ret void
134 ; CHECK-LABEL: test_constraint_f_e_i32_i64:
135 ; CHECK: ld [%o0+%lo(.LCPI13_0)], %f0
136 ; CHECK: ldd [%o0+%lo(.LCPI13_1)], %f2
137 ; CHECK: fadds %f0, %f0, %f0
138 ; CHECK: faddd %f2, %f2, %f0
140 define void @test_constraint_f_e_i32_i64() {
141 entry:
142   %0 = call float asm sideeffect "fadds $1, $2, $0", "=f,f,e"(i32 0, i32 0)
143   %1 = call double asm sideeffect "faddd $1, $2, $0", "=f,f,e"(i64 0, i64 0)
144   ret void