test/Transforms/InstCombine/add.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt < %s -instcombine -S | FileCheck %s
   3
   4 define i32 @select_0_or_1_from_bool(i1 %x) {
   5 ; CHECK-LABEL: @select_0_or_1_from_bool(
   6 ; CHECK-NEXT:    [[TMP1:%.*]] = xor i1 [[X:%.*]], true
   7 ; CHECK-NEXT:    [[ADD:%.*]] = zext i1 [[TMP1]] to i32
   8 ; CHECK-NEXT:    ret i32 [[ADD]]
   9 ;
  10   %ext = sext i1 %x to i32
  11   %add = add i32 %ext, 1
  12   ret i32 %add
  13 }
  14
  15 define <2 x i32> @select_0_or_1_from_bool_vec(<2 x i1> %x) {
  16 ; CHECK-LABEL: @select_0_or_1_from_bool_vec(
  17 ; CHECK-NEXT:    [[TMP1:%.*]] = xor <2 x i1> [[X:%.*]], <i1 true, i1 true>
  18 ; CHECK-NEXT:    [[ADD:%.*]] = zext <2 x i1> [[TMP1]] to <2 x i32>
  19 ; CHECK-NEXT:    ret <2 x i32> [[ADD]]
  20 ;
  21   %ext = sext <2 x i1> %x to <2 x i32>
  22   %add = add <2 x i32> %ext, <i32 1, i32 1>
  23   ret <2 x i32> %add
  24 }
  25
  26 define i32 @select_C_minus_1_or_C_from_bool(i1 %x) {
  27 ; CHECK-LABEL: @select_C_minus_1_or_C_from_bool(
  28 ; CHECK-NEXT:    [[ADD:%.*]] = select i1 [[X:%.*]], i32 41, i32 42
  29 ; CHECK-NEXT:    ret i32 [[ADD]]
  30 ;
  31   %ext = sext i1 %x to i32
  32   %add = add i32 %ext, 42
  33   ret i32 %add
  34 }
  35
  36 define <2 x i32> @select_C_minus_1_or_C_from_bool_vec(<2 x i1> %x) {
  37 ; CHECK-LABEL: @select_C_minus_1_or_C_from_bool_vec(
  38 ; CHECK-NEXT:    [[ADD:%.*]] = select <2 x i1> [[X:%.*]], <2 x i32> <i32 41, i32 42>, <2 x i32> <i32 42, i32 43>
  39 ; CHECK-NEXT:    ret <2 x i32> [[ADD]]
  40 ;
  41   %ext = sext <2 x i1> %x to <2 x i32>
  42   %add = add <2 x i32> %ext, <i32 42, i32 43>
  43   ret <2 x i32> %add
  44 }
  45
  46 ; This is an 'andn' of the low bit.
  47
  48 define i32 @flip_and_mask(i32 %x) {
  49 ; CHECK-LABEL: @flip_and_mask(
  50 ; CHECK-NEXT:    [[TMP1:%.*]] = and i32 [[X:%.*]], 1
  51 ; CHECK-NEXT:    [[INC:%.*]] = xor i32 [[TMP1]], 1
  52 ; CHECK-NEXT:    ret i32 [[INC]]
  53 ;
  54   %shl = shl i32 %x, 31
  55   %shr = ashr i32 %shl, 31
  56   %inc = add i32 %shr, 1
  57   ret i32 %inc
  58 }
  59
  60 define <2 x i8> @flip_and_mask_splat(<2 x i8> %x) {
  61 ; CHECK-LABEL: @flip_and_mask_splat(
  62 ; CHECK-NEXT:    [[TMP1:%.*]] = and <2 x i8> [[X:%.*]], <i8 1, i8 1>
  63 ; CHECK-NEXT:    [[INC:%.*]] = xor <2 x i8> [[TMP1]], <i8 1, i8 1>
  64 ; CHECK-NEXT:    ret <2 x i8> [[INC]]
  65 ;
  66   %shl = shl <2 x i8> %x, <i8 7, i8 7>
  67   %shr = ashr <2 x i8> %shl, <i8 7, i8 7>
  68   %inc = add <2 x i8> %shr, <i8 1, i8 1>
  69   ret <2 x i8> %inc
  70 }
  71
  72 define i32 @test1(i32 %A) {
  73 ; CHECK-LABEL: @test1(
  74 ; CHECK-NEXT:    ret i32 [[A:%.*]]
  75 ;
  76   %B = add i32 %A, 0
  77   ret i32 %B
  78 }
  79
  80 define i32 @test2(i32 %A) {
  81 ; CHECK-LABEL: @test2(
  82 ; CHECK-NEXT:    ret i32 [[A:%.*]]
  83 ;
  84   %B = add i32 %A, 5
  85   %C = add i32 %B, -5
  86   ret i32 %C
  87 }
  88
  89 define i32 @test3(i32 %A) {
  90 ; CHECK-LABEL: @test3(
  91 ; CHECK-NEXT:    ret i32 [[A:%.*]]
  92 ;
  93   %B = add i32 %A, 5
  94   %C = sub i32 %B, 5
  95   ret i32 %C
  96 }
  97
  98 ; D = B + -A = B - A
  99 define i32 @test4(i32 %A, i32 %B) {
 100 ; CHECK-LABEL: @test4(
 101 ; CHECK-NEXT:    [[D:%.*]] = sub i32 [[B:%.*]], [[A:%.*]]
 102 ; CHECK-NEXT:    ret i32 [[D]]
 103 ;
 104   %C = sub i32 0, %A
 105   %D = add i32 %B, %C
 106   ret i32 %D
 107 }
 108
 109 ; D = -A + B = B - A
 110 define i32 @test5(i32 %A, i32 %B) {
 111 ; CHECK-LABEL: @test5(
 112 ; CHECK-NEXT:    [[D:%.*]] = sub i32 [[B:%.*]], [[A:%.*]]
 113 ; CHECK-NEXT:    ret i32 [[D]]
 114 ;
 115   %C = sub i32 0, %A
 116   %D = add i32 %C, %B
 117   ret i32 %D
 118 }
 119
 120 define <2 x i8> @neg_op0_vec_undef_elt(<2 x i8> %a, <2 x i8> %b) {
 121 ; CHECK-LABEL: @neg_op0_vec_undef_elt(
 122 ; CHECK-NEXT:    [[R:%.*]] = sub <2 x i8> [[B:%.*]], [[A:%.*]]
 123 ; CHECK-NEXT:    ret <2 x i8> [[R]]
 124 ;
 125   %nega = sub <2 x i8> <i8 0, i8 undef>, %a
 126   %r = add <2 x i8> %nega, %b
 127   ret <2 x i8> %r
 128 }
 129
 130 define <2 x i8> @neg_neg_vec_undef_elt(<2 x i8> %a, <2 x i8> %b) {
 131 ; CHECK-LABEL: @neg_neg_vec_undef_elt(
 132 ; CHECK-NEXT:    [[TMP1:%.*]] = add <2 x i8> [[A:%.*]], [[B:%.*]]
 133 ; CHECK-NEXT:    [[R:%.*]] = sub <2 x i8> zeroinitializer, [[TMP1]]
 134 ; CHECK-NEXT:    ret <2 x i8> [[R]]
 135 ;
 136   %nega = sub <2 x i8> <i8 undef, i8 0>, %a
 137   %negb = sub <2 x i8> <i8 undef, i8 0>, %b
 138   %r = add <2 x i8> %nega, %negb
 139   ret <2 x i8> %r
 140 }
 141
 142 ; C = 7*A+A == 8*A == A << 3
 143 define i32 @test6(i32 %A) {
 144 ; CHECK-LABEL: @test6(
 145 ; CHECK-NEXT:    [[C:%.*]] = shl i32 [[A:%.*]], 3
 146 ; CHECK-NEXT:    ret i32 [[C]]
 147 ;
 148   %B = mul i32 7, %A
 149   %C = add i32 %B, %A
 150   ret i32 %C
 151 }
 152
 153 ; C = A+7*A == 8*A == A << 3
 154 define i32 @test7(i32 %A) {
 155 ; CHECK-LABEL: @test7(
 156 ; CHECK-NEXT:    [[C:%.*]] = shl i32 [[A:%.*]], 3
 157 ; CHECK-NEXT:    ret i32 [[C]]
 158 ;
 159   %B = mul i32 7, %A
 160   %C = add i32 %A, %B
 161   ret i32 %C
 162 }
 163
 164 ; (A & C1)+(B & C2) -> (A & C1)|(B & C2) iff C1&C2 == 0
 165 define i32 @test8(i32 %A, i32 %B) {
 166 ; CHECK-LABEL: @test8(
 167 ; CHECK-NEXT:    [[A1:%.*]] = and i32 [[A:%.*]], 7
 168 ; CHECK-NEXT:    [[B1:%.*]] = and i32 [[B:%.*]], 128
 169 ; CHECK-NEXT:    [[C:%.*]] = or i32 [[A1]], [[B1]]
 170 ; CHECK-NEXT:    ret i32 [[C]]
 171 ;
 172   %A1 = and i32 %A, 7
 173   %B1 = and i32 %B, 128
 174   %C = add i32 %A1, %B1
 175   ret i32 %C
 176 }
 177
 178 define i32 @test9(i32 %A) {
 179 ; CHECK-LABEL: @test9(
 180 ; CHECK-NEXT:    [[C:%.*]] = shl i32 [[A:%.*]], 5
 181 ; CHECK-NEXT:    ret i32 [[C]]
 182 ;
 183   %B = shl i32 %A, 4
 184   %C = add i32 %B, %B
 185   ret i32 %C
 186 }
 187
 188 ; a != -b
 189 define i1 @test10(i8 %a, i8 %b) {
 190 ; CHECK-LABEL: @test10(
 191 ; CHECK-NEXT:    [[ADD:%.*]] = sub i8 0, [[B:%.*]]
 192 ; CHECK-NEXT:    [[C:%.*]] = icmp ne i8 [[ADD]], [[A:%.*]]
 193 ; CHECK-NEXT:    ret i1 [[C]]
 194 ;
 195   %add = add i8 %a, %b
 196   %c = icmp ne i8 %add, 0
 197   ret i1 %c
 198 }
 199
 200 define <2 x i1> @test10vec(<2 x i8> %a, <2 x i8> %b) {
 201 ; CHECK-LABEL: @test10vec(
 202 ; CHECK-NEXT:    [[C:%.*]] = sub <2 x i8> zeroinitializer, [[B:%.*]]
 203 ; CHECK-NEXT:    [[D:%.*]] = icmp ne <2 x i8> [[C]], [[A:%.*]]
 204 ; CHECK-NEXT:    ret <2 x i1> [[D]]
 205 ;
 206   %c = add <2 x i8> %a, %b
 207   %d = icmp ne <2 x i8> %c, zeroinitializer
 208   ret <2 x i1> %d
 209 }
 210
 211 define i1 @test11(i8 %A) {
 212 ; CHECK-LABEL: @test11(
 213 ; CHECK-NEXT:    [[C:%.*]] = icmp ne i8 [[A:%.*]], 1
 214 ; CHECK-NEXT:    ret i1 [[C]]
 215 ;
 216   %B = add i8 %A, -1
 217   %c = icmp ne i8 %B, 0
 218   ret i1 %c
 219 }
 220
 221 define <2 x i1> @test11vec(<2 x i8> %a) {
 222 ; CHECK-LABEL: @test11vec(
 223 ; CHECK-NEXT:    [[C:%.*]] = icmp ne <2 x i8> [[A:%.*]], <i8 1, i8 1>
 224 ; CHECK-NEXT:    ret <2 x i1> [[C]]
 225 ;
 226   %b = add <2 x i8> %a, <i8 -1, i8 -1>
 227   %c = icmp ne <2 x i8> %b, zeroinitializer
 228   ret <2 x i1> %c
 229 }
 230
 231 ; Should be transformed into shl A, 1?
 232
 233 define i32 @test12(i32 %A, i32 %B) {
 234 ; CHECK-LABEL: @test12(
 235 ; CHECK-NEXT:    br label [[X:%.*]]
 236 ; CHECK:       X:
 237 ; CHECK-NEXT:    [[C_OK:%.*]] = add i32 [[B:%.*]], [[A:%.*]]
 238 ; CHECK-NEXT:    [[D:%.*]] = add i32 [[C_OK]], [[A]]
 239 ; CHECK-NEXT:    ret i32 [[D]]
 240 ;
 241   %C_OK = add i32 %B, %A
 242   br label %X
 243
 244 X:              ; preds = %0
 245   %D = add i32 %C_OK, %A
 246   ret i32 %D
 247 }
 248
 249 ;; TODO: shl A, 1?
 250 define i32 @test13(i32 %A, i32 %B, i32 %C) {
 251 ; CHECK-LABEL: @test13(
 252 ; CHECK-NEXT:    [[D_OK:%.*]] = add i32 [[A:%.*]], [[B:%.*]]
 253 ; CHECK-NEXT:    [[E_OK:%.*]] = add i32 [[D_OK]], [[C:%.*]]
 254 ; CHECK-NEXT:    [[F:%.*]] = add i32 [[E_OK]], [[A]]
 255 ; CHECK-NEXT:    ret i32 [[F]]
 256 ;
 257   %D_OK = add i32 %A, %B
 258   %E_OK = add i32 %D_OK, %C
 259   %F = add i32 %E_OK, %A
 260   ret i32 %F
 261 }
 262
 263 define i32 @test14(i32 %offset, i32 %difference) {
 264 ; CHECK-LABEL: @test14(
 265 ; CHECK-NEXT:    [[TMP_2:%.*]] = and i32 [[DIFFERENCE:%.*]], 3
 266 ; CHECK-NEXT:    [[TMP_3_OK:%.*]] = add i32 [[TMP_2]], [[OFFSET:%.*]]
 267 ; CHECK-NEXT:    [[TMP_5_MASK:%.*]] = and i32 [[DIFFERENCE]], -4
 268 ; CHECK-NEXT:    [[TMP_8:%.*]] = add i32 [[TMP_3_OK]], [[TMP_5_MASK]]
 269 ; CHECK-NEXT:    ret i32 [[TMP_8]]
 270 ;
 271   %tmp.2 = and i32 %difference, 3
 272   %tmp.3_OK = add i32 %tmp.2, %offset
 273   %tmp.5.mask = and i32 %difference, -4
 274   ; == add %offset, %difference
 275   %tmp.8 = add i32 %tmp.3_OK, %tmp.5.mask
 276   ret i32 %tmp.8
 277 }
 278
 279 ; Only one bit set
 280 define i8 @test15(i8 %A) {
 281 ; CHECK-LABEL: @test15(
 282 ; CHECK-NEXT:    [[C:%.*]] = and i8 [[A:%.*]], 16
 283 ; CHECK-NEXT:    ret i8 [[C]]
 284 ;
 285   %B = add i8 %A, -64
 286   %C = and i8 %B, 16
 287   ret i8 %C
 288 }
 289
 290 ; Only one bit set
 291 define i8 @test16(i8 %A) {
 292 ; CHECK-LABEL: @test16(
 293 ; CHECK-NEXT:    [[B:%.*]] = and i8 [[A:%.*]], 16
 294 ; CHECK-NEXT:    [[C:%.*]] = xor i8 [[B]], 16
 295 ; CHECK-NEXT:    ret i8 [[C]]
 296 ;
 297   %B = add i8 %A, 16
 298   %C = and i8 %B, 16
 299   ret i8 %C
 300 }
 301
 302 define i32 @test17(i32 %A) {
 303 ; CHECK-LABEL: @test17(
 304 ; CHECK-NEXT:    [[C:%.*]] = sub i32 0, [[A:%.*]]
 305 ; CHECK-NEXT:    ret i32 [[C]]
 306 ;
 307   %B = xor i32 %A, -1
 308   %C = add i32 %B, 1
 309   ret i32 %C
 310 }
 311
 312 define i8 @test18(i8 %A) {
 313 ; CHECK-LABEL: @test18(
 314 ; CHECK-NEXT:    [[C:%.*]] = sub i8 16, [[A:%.*]]
 315 ; CHECK-NEXT:    ret i8 [[C]]
 316 ;
 317   %B = xor i8 %A, -1
 318   %C = add i8 %B, 17
 319   ret i8 %C
 320 }
 321
 322 define <2 x i64> @test18vec(<2 x i64> %A) {
 323 ; CHECK-LABEL: @test18vec(
 324 ; CHECK-NEXT:    [[ADD:%.*]] = sub <2 x i64> <i64 1, i64 2>, [[A:%.*]]
 325 ; CHECK-NEXT:    ret <2 x i64> [[ADD]]
 326 ;
 327   %xor = xor <2 x i64> %A, <i64 -1, i64 -1>
 328   %add = add <2 x i64> %xor, <i64 2, i64 3>
 329   ret <2 x i64> %add
 330 }
 331
 332 define i32 @test19(i1 %C) {
 333 ; CHECK-LABEL: @test19(
 334 ; CHECK-NEXT:    [[V:%.*]] = select i1 [[C:%.*]], i32 1123, i32 133
 335 ; CHECK-NEXT:    ret i32 [[V]]
 336 ;
 337   %A = select i1 %C, i32 1000, i32 10
 338   %V = add i32 %A, 123
 339   ret i32 %V
 340 }
 341
 342 define <2 x i32> @test19vec(i1 %C) {
 343 ; CHECK-LABEL: @test19vec(
 344 ; CHECK-NEXT:    [[V:%.*]] = select i1 [[C:%.*]], <2 x i32> <i32 1123, i32 1123>, <2 x i32> <i32 133, i32 133>
 345 ; CHECK-NEXT:    ret <2 x i32> [[V]]
 346 ;
 347   %A = select i1 %C, <2 x i32> <i32 1000, i32 1000>, <2 x i32> <i32 10, i32 10>
 348   %V = add <2 x i32> %A, <i32 123, i32 123>
 349   ret <2 x i32> %V
 350 }
 351
 352 ; This is an InstSimplify fold, but test it here to make sure that
 353 ; InstCombine does not prevent the fold.
 354 ; With NSW, add of sign bit -> or of sign bit.
 355
 356 define i32 @test20(i32 %x) {
 357 ; CHECK-LABEL: @test20(
 358 ; CHECK-NEXT:    ret i32 [[X:%.*]]
 359 ;
 360   %y = xor i32 %x, -2147483648
 361   %z = add nsw i32 %y, -2147483648
 362   ret i32 %z
 363 }
 364
 365 define i32 @xor_sign_bit(i32 %x) {
 366 ; CHECK-LABEL: @xor_sign_bit(
 367 ; CHECK-NEXT:    [[ADD:%.*]] = add i32 [[X:%.*]], -2147483606
 368 ; CHECK-NEXT:    ret i32 [[ADD]]
 369 ;
 370   %xor = xor i32 %x, 2147483648
 371   %add = add i32 %xor, 42
 372   ret i32 %add
 373 }
 374
 375 ; No-wrap info allows converting the add to 'or'.
 376
 377 define i8 @add_nsw_signbit(i8 %x) {
 378 ; CHECK-LABEL: @add_nsw_signbit(
 379 ; CHECK-NEXT:    [[Y:%.*]] = or i8 [[X:%.*]], -128
 380 ; CHECK-NEXT:    ret i8 [[Y]]
 381 ;
 382   %y = add nsw i8 %x, -128
 383   ret i8 %y
 384 }
 385
 386 ; No-wrap info allows converting the add to 'or'.
 387
 388 define i8 @add_nuw_signbit(i8 %x) {
 389 ; CHECK-LABEL: @add_nuw_signbit(
 390 ; CHECK-NEXT:    [[Y:%.*]] = or i8 [[X:%.*]], -128
 391 ; CHECK-NEXT:    ret i8 [[Y]]
 392 ;
 393   %y = add nuw i8 %x, 128
 394   ret i8 %y
 395 }
 396
 397 define i32 @add_nsw_sext_add(i8 %x) {
 398 ; CHECK-LABEL: @add_nsw_sext_add(
 399 ; CHECK-NEXT:    [[TMP1:%.*]] = sext i8 [[X:%.*]] to i32
 400 ; CHECK-NEXT:    [[R:%.*]] = add nsw i32 [[TMP1]], 398
 401 ; CHECK-NEXT:    ret i32 [[R]]
 402 ;
 403   %add = add nsw i8 %x, 42
 404   %ext = sext i8 %add to i32
 405   %r = add i32 %ext, 356
 406   ret i32 %r
 407 }
 408
 409 ; Negative test - extra use of the sext means increase of instructions.
 410
 411 define i32 @add_nsw_sext_add_extra_use_1(i8 %x, i32* %p) {
 412 ; CHECK-LABEL: @add_nsw_sext_add_extra_use_1(
 413 ; CHECK-NEXT:    [[ADD:%.*]] = add nsw i8 [[X:%.*]], 42
 414 ; CHECK-NEXT:    [[EXT:%.*]] = sext i8 [[ADD]] to i32
 415 ; CHECK-NEXT:    store i32 [[EXT]], i32* [[P:%.*]], align 4
 416 ; CHECK-NEXT:    [[R:%.*]] = add nsw i32 [[EXT]], 356
 417 ; CHECK-NEXT:    ret i32 [[R]]
 418 ;
 419   %add = add nsw i8 %x, 42
 420   %ext = sext i8 %add to i32
 421   store i32 %ext, i32* %p
 422   %r = add i32 %ext, 356
 423   ret i32 %r
 424 }
 425
 426 define <2 x i32> @add_nsw_sext_add_vec_extra_use_2(<2 x i8> %x, <2 x i8>* %p) {
 427 ; CHECK-LABEL: @add_nsw_sext_add_vec_extra_use_2(
 428 ; CHECK-NEXT:    [[ADD:%.*]] = add nsw <2 x i8> [[X:%.*]], <i8 42, i8 -5>
 429 ; CHECK-NEXT:    store <2 x i8> [[ADD]], <2 x i8>* [[P:%.*]], align 2
 430 ; CHECK-NEXT:    [[TMP1:%.*]] = sext <2 x i8> [[X]] to <2 x i32>
 431 ; CHECK-NEXT:    [[R:%.*]] = add nsw <2 x i32> [[TMP1]], <i32 398, i32 7>
 432 ; CHECK-NEXT:    ret <2 x i32> [[R]]
 433 ;
 434   %add = add nsw <2 x i8> %x, <i8 42, i8 -5>
 435   store <2 x i8> %add, <2 x i8>* %p
 436   %ext = sext <2 x i8> %add to <2 x i32>
 437   %r = add <2 x i32> %ext, <i32 356, i32 12>
 438   ret <2 x i32> %r
 439 }
 440
 441 define <2 x i32> @add_nuw_zext_add_vec(<2 x i16> %x) {
 442 ; CHECK-LABEL: @add_nuw_zext_add_vec(
 443 ; CHECK-NEXT:    [[TMP1:%.*]] = zext <2 x i16> [[X:%.*]] to <2 x i32>
 444 ; CHECK-NEXT:    [[R:%.*]] = add nsw <2 x i32> [[TMP1]], <i32 65850, i32 -7>
 445 ; CHECK-NEXT:    ret <2 x i32> [[R]]
 446 ;
 447   %add = add nuw <2 x i16> %x, <i16 -42, i16 5>
 448   %ext = zext <2 x i16> %add to <2 x i32>
 449   %r = add <2 x i32> %ext, <i32 356, i32 -12>
 450   ret <2 x i32> %r
 451 }
 452
 453 ; Negative test - extra use of the zext means increase of instructions.
 454
 455 define i64 @add_nuw_zext_add_extra_use_1(i8 %x, i64* %p) {
 456 ; CHECK-LABEL: @add_nuw_zext_add_extra_use_1(
 457 ; CHECK-NEXT:    [[ADD:%.*]] = add nuw i8 [[X:%.*]], 42
 458 ; CHECK-NEXT:    [[EXT:%.*]] = zext i8 [[ADD]] to i64
 459 ; CHECK-NEXT:    store i64 [[EXT]], i64* [[P:%.*]], align 4
 460 ; CHECK-NEXT:    [[R:%.*]] = add nuw nsw i64 [[EXT]], 356
 461 ; CHECK-NEXT:    ret i64 [[R]]
 462 ;
 463   %add = add nuw i8 %x, 42
 464   %ext = zext i8 %add to i64
 465   store i64 %ext, i64* %p
 466   %r = add i64 %ext, 356
 467   ret i64 %r
 468 }
 469
 470 define i64 @add_nuw_zext_add_extra_use_2(i8 %x, i8* %p) {
 471 ; CHECK-LABEL: @add_nuw_zext_add_extra_use_2(
 472 ; CHECK-NEXT:    [[ADD:%.*]] = add nuw i8 [[X:%.*]], 42
 473 ; CHECK-NEXT:    store i8 [[ADD]], i8* [[P:%.*]], align 1
 474 ; CHECK-NEXT:    [[TMP1:%.*]] = zext i8 [[X]] to i64
 475 ; CHECK-NEXT:    [[R:%.*]] = add nuw nsw i64 [[TMP1]], -314
 476 ; CHECK-NEXT:    ret i64 [[R]]
 477 ;
 478   %add = add nuw i8 %x, 42
 479   store i8 %add, i8* %p
 480   %ext = zext i8 %add to i64
 481   %r = add i64 %ext, -356
 482   ret i64 %r
 483 }
 484
 485 define i1 @test21(i32 %x) {
 486 ; CHECK-LABEL: @test21(
 487 ; CHECK-NEXT:    [[Y:%.*]] = icmp eq i32 [[X:%.*]], 119
 488 ; CHECK-NEXT:    ret i1 [[Y]]
 489 ;
 490   %t = add i32 %x, 4
 491   %y = icmp eq i32 %t, 123
 492   ret i1 %y
 493 }
 494
 495 define <2 x i1> @test21vec(<2 x i32> %x) {
 496 ; CHECK-LABEL: @test21vec(
 497 ; CHECK-NEXT:    [[Y:%.*]] = icmp eq <2 x i32> [[X:%.*]], <i32 119, i32 119>
 498 ; CHECK-NEXT:    ret <2 x i1> [[Y]]
 499 ;
 500   %t = add <2 x i32> %x, <i32 4, i32 4>
 501   %y = icmp eq <2 x i32> %t, <i32 123, i32 123>
 502   ret <2 x i1> %y
 503 }
 504
 505 define i32 @test22(i32 %V) {
 506 ; CHECK-LABEL: @test22(
 507 ; CHECK-NEXT:    switch i32 [[V:%.*]], label [[DEFAULT:%.*]] [
 508 ; CHECK-NEXT:    i32 10, label [[LAB1:%.*]]
 509 ; CHECK-NEXT:    i32 20, label [[LAB2:%.*]]
 510 ; CHECK-NEXT:    ]
 511 ; CHECK:       Default:
 512 ; CHECK-NEXT:    ret i32 123
 513 ; CHECK:       Lab1:
 514 ; CHECK-NEXT:    ret i32 12312
 515 ; CHECK:       Lab2:
 516 ; CHECK-NEXT:    ret i32 1231231
 517 ;
 518   %V2 = add i32 %V, 10
 519   switch i32 %V2, label %Default [
 520   i32 20, label %Lab1
 521   i32 30, label %Lab2
 522   ]
 523
 524 Default:                ; preds = %0
 525   ret i32 123
 526
 527 Lab1:           ; preds = %0
 528   ret i32 12312
 529
 530 Lab2:           ; preds = %0
 531   ret i32 1231231
 532 }
 533
 534 define i32 @test23(i1 %C, i32 %a) {
 535 ; CHECK-LABEL: @test23(
 536 ; CHECK-NEXT:  entry:
 537 ; CHECK-NEXT:    br i1 [[C:%.*]], label [[ENDIF:%.*]], label [[ELSE:%.*]]
 538 ; CHECK:       else:
 539 ; CHECK-NEXT:    br label [[ENDIF]]
 540 ; CHECK:       endif:
 541 ; CHECK-NEXT:    [[B_0:%.*]] = phi i32 [ 1, [[ENTRY:%.*]] ], [ 2, [[ELSE]] ]
 542 ; CHECK-NEXT:    ret i32 [[B_0]]
 543 ;
 544 entry:
 545   br i1 %C, label %endif, label %else
 546
 547 else:           ; preds = %entry
 548   br label %endif
 549
 550 endif:          ; preds = %else, %entry
 551   %b.0 = phi i32 [ 0, %entry ], [ 1, %else ]
 552   %tmp.4 = add i32 %b.0, 1
 553   ret i32 %tmp.4
 554 }
 555
 556 define i32 @test24(i32 %A) {
 557 ; CHECK-LABEL: @test24(
 558 ; CHECK-NEXT:    [[B:%.*]] = shl i32 [[A:%.*]], 1
 559 ; CHECK-NEXT:    ret i32 [[B]]
 560 ;
 561   %B = add i32 %A, 1
 562   %C = shl i32 %B, 1
 563   %D = sub i32 %C, 2
 564   ret i32 %D
 565 }
 566
 567 define i64 @test25(i64 %Y) {
 568 ; CHECK-LABEL: @test25(
 569 ; CHECK-NEXT:    [[TMP_8:%.*]] = shl i64 [[Y:%.*]], 3
 570 ; CHECK-NEXT:    ret i64 [[TMP_8]]
 571 ;
 572   %tmp.4 = shl i64 %Y, 2
 573   %tmp.12 = shl i64 %Y, 2
 574   %tmp.8 = add i64 %tmp.4, %tmp.12
 575   ret i64 %tmp.8
 576 }
 577
 578 define i32 @test26(i32 %A, i32 %B) {
 579 ; CHECK-LABEL: @test26(
 580 ; CHECK-NEXT:    ret i32 [[A:%.*]]
 581 ;
 582   %C = add i32 %A, %B
 583   %D = sub i32 %C, %B
 584   ret i32 %D
 585 }
 586
 587 ; Fold add through select.
 588 define i32 @test27(i1 %C, i32 %X, i32 %Y) {
 589 ; CHECK-LABEL: @test27(
 590 ; CHECK-NEXT:    [[C_UPGRD_1_V:%.*]] = select i1 [[C:%.*]], i32 [[X:%.*]], i32 123
 591 ; CHECK-NEXT:    ret i32 [[C_UPGRD_1_V]]
 592 ;
 593   %A = add i32 %X, %Y
 594   %B = add i32 %Y, 123
 595   %C.upgrd.1 = select i1 %C, i32 %A, i32 %B
 596   %D = sub i32 %C.upgrd.1, %Y
 597   ret i32 %D
 598 }
 599
 600 define i32 @test28(i32 %X) {
 601 ; CHECK-LABEL: @test28(
 602 ; CHECK-NEXT:    [[Z:%.*]] = sub i32 -1192, [[X:%.*]]
 603 ; CHECK-NEXT:    ret i32 [[Z]]
 604 ;
 605   %Y = add i32 %X, 1234
 606   %Z = sub i32 42, %Y
 607   ret i32 %Z
 608 }
 609
 610 define i32 @test29(i32 %x, i32 %y) {
 611 ; CHECK-LABEL: @test29(
 612 ; CHECK-NEXT:    [[TMP_2:%.*]] = sub i32 [[X:%.*]], [[Y:%.*]]
 613 ; CHECK-NEXT:    [[TMP_7:%.*]] = and i32 [[X]], 63
 614 ; CHECK-NEXT:    [[TMP_9:%.*]] = and i32 [[TMP_2]], -64
 615 ; CHECK-NEXT:    [[TMP_10:%.*]] = or i32 [[TMP_7]], [[TMP_9]]
 616 ; CHECK-NEXT:    ret i32 [[TMP_10]]
 617 ;
 618   %tmp.2 = sub i32 %x, %y
 619   %tmp.2.mask = and i32 %tmp.2, 63
 620   %tmp.6 = add i32 %tmp.2.mask, %y
 621   %tmp.7 = and i32 %tmp.6, 63
 622   %tmp.9 = and i32 %tmp.2, -64
 623   %tmp.10 = or i32 %tmp.7, %tmp.9
 624   ret i32 %tmp.10
 625 }
 626
 627 ; Add of sign bit -> xor of sign bit.
 628 define i64 @test30(i64 %x) {
 629 ; CHECK-LABEL: @test30(
 630 ; CHECK-NEXT:    ret i64 [[X:%.*]]
 631 ;
 632   %tmp.2 = xor i64 %x, -9223372036854775808
 633   %tmp.4 = add i64 %tmp.2, -9223372036854775808
 634   ret i64 %tmp.4
 635 }
 636
 637 define i32 @test31(i32 %A) {
 638 ; CHECK-LABEL: @test31(
 639 ; CHECK-NEXT:    [[TMP1:%.*]] = mul i32 [[A:%.*]], 5
 640 ; CHECK-NEXT:    ret i32 [[TMP1]]
 641 ;
 642   %B = add i32 %A, 4
 643   %C = mul i32 %B, 5
 644   %D = sub i32 %C, 20
 645   ret i32 %D
 646 }
 647
 648 define i32 @test32(i32 %A) {
 649 ; CHECK-LABEL: @test32(
 650 ; CHECK-NEXT:    [[B:%.*]] = shl i32 [[A:%.*]], 2
 651 ; CHECK-NEXT:    ret i32 [[B]]
 652 ;
 653   %B = add i32 %A, 4
 654   %C = shl i32 %B, 2
 655   %D = sub i32 %C, 16
 656   ret i32 %D
 657 }
 658
 659 define i8 @test33(i8 %A) {
 660 ; CHECK-LABEL: @test33(
 661 ; CHECK-NEXT:    [[C:%.*]] = or i8 [[A:%.*]], 1
 662 ; CHECK-NEXT:    ret i8 [[C]]
 663 ;
 664   %B = and i8 %A, -2
 665   %C = add i8 %B, 1
 666   ret i8 %C
 667 }
 668
 669 define i8 @test34(i8 %A) {
 670 ; CHECK-LABEL: @test34(
 671 ; CHECK-NEXT:    [[C:%.*]] = and i8 [[A:%.*]], 12
 672 ; CHECK-NEXT:    ret i8 [[C]]
 673 ;
 674   %B = add i8 %A, 64
 675   %C = and i8 %B, 12
 676   ret i8 %C
 677 }
 678
 679 ; If all bits affected by the add are included
 680 ; in the mask, do the add before the mask op.
 681
 682 define i8 @masked_add(i8 %x) {
 683 ; CHECK-LABEL: @masked_add(
 684 ; CHECK-NEXT:    [[AND1:%.*]] = add i8 [[X:%.*]], 96
 685 ; CHECK-NEXT:    [[R:%.*]] = and i8 [[AND1]], -16
 686 ; CHECK-NEXT:    ret i8 [[R]]
 687 ;
 688   %and = and i8 %x, 240 ; 0xf0
 689   %r = add i8 %and, 96  ; 0x60
 690   ret i8 %r
 691 }
 692
 693 define <2 x i8> @masked_add_splat(<2 x i8> %x) {
 694 ; CHECK-LABEL: @masked_add_splat(
 695 ; CHECK-NEXT:    [[AND:%.*]] = and <2 x i8> [[X:%.*]], <i8 -64, i8 -64>
 696 ; CHECK-NEXT:    [[R:%.*]] = add <2 x i8> [[AND]], <i8 64, i8 64>
 697 ; CHECK-NEXT:    ret <2 x i8> [[R]]
 698 ;
 699   %and = and <2 x i8> %x, <i8 192, i8 192> ; 0xc0
 700   %r = add <2 x i8> %and, <i8 64, i8 64>  ; 0x40
 701   ret <2 x i8> %r
 702 }
 703
 704 define i8 @not_masked_add(i8 %x) {
 705 ; CHECK-LABEL: @not_masked_add(
 706 ; CHECK-NEXT:    [[AND:%.*]] = and i8 [[X:%.*]], 112
 707 ; CHECK-NEXT:    [[R:%.*]] = add nuw i8 [[AND]], 96
 708 ; CHECK-NEXT:    ret i8 [[R]]
 709 ;
 710   %and = and i8 %x, 112 ; 0x70
 711   %r = add i8 %and, 96  ; 0x60
 712   ret i8 %r
 713 }
 714
 715 define i32 @test35(i32 %a) {
 716 ; CHECK-LABEL: @test35(
 717 ; CHECK-NEXT:    ret i32 -1
 718 ;
 719   %tmpnot = xor i32 %a, -1
 720   %tmp2 = add i32 %tmpnot, %a
 721   ret i32 %tmp2
 722 }
 723
 724 define i32 @test36(i32 %a) {
 725 ; CHECK-LABEL: @test36(
 726 ; CHECK-NEXT:    ret i32 0
 727 ;
 728   %x = and i32 %a, -2
 729   %y = and i32 %a, -126
 730   %z = add i32 %x, %y
 731   %q = and i32 %z, 1  ; always zero
 732   ret i32 %q
 733 }
 734
 735 define i1 @test37(i32 %a, i32 %b) {
 736 ; CHECK-LABEL: @test37(
 737 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq i32 [[B:%.*]], 0
 738 ; CHECK-NEXT:    ret i1 [[CMP]]
 739 ;
 740   %add = add i32 %a, %b
 741   %cmp = icmp eq i32 %add, %a
 742   ret i1 %cmp
 743 }
 744
 745 define i1 @test38(i32 %a, i32 %b) {
 746 ; CHECK-LABEL: @test38(
 747 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq i32 [[A:%.*]], 0
 748 ; CHECK-NEXT:    ret i1 [[CMP]]
 749 ;
 750   %add = add i32 %a, %b
 751   %cmp = icmp eq i32 %add, %b
 752   ret i1 %cmp
 753 }
 754
 755 define i1 @test39(i32 %a, i32 %b) {
 756 ; CHECK-LABEL: @test39(
 757 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq i32 [[B:%.*]], 0
 758 ; CHECK-NEXT:    ret i1 [[CMP]]
 759 ;
 760   %add = add i32 %b, %a
 761   %cmp = icmp eq i32 %add, %a
 762   ret i1 %cmp
 763 }
 764
 765 define i1 @test40(i32 %a, i32 %b) {
 766 ; CHECK-LABEL: @test40(
 767 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq i32 [[A:%.*]], 0
 768 ; CHECK-NEXT:    ret i1 [[CMP]]
 769 ;
 770   %add = add i32 %b, %a
 771   %cmp = icmp eq i32 %add, %b
 772   ret i1 %cmp
 773 }
 774
 775 ; (add (zext (add nuw X, C2)), C) --> (zext (add nuw X, C2 + C))
 776
 777 define i64 @test41(i32 %a) {
 778 ; CHECK-LABEL: @test41(
 779 ; CHECK-NEXT:    [[TMP1:%.*]] = add nuw i32 [[A:%.*]], 15
 780 ; CHECK-NEXT:    [[SUB:%.*]] = zext i32 [[TMP1]] to i64
 781 ; CHECK-NEXT:    ret i64 [[SUB]]
 782 ;
 783   %add = add nuw i32 %a, 16
 784   %zext = zext i32 %add to i64
 785   %sub = add i64 %zext, -1
 786   ret i64 %sub
 787 }
 788
 789 ; (add (zext (add nuw X, C2)), C) --> (zext (add nuw X, C2 + C))
 790
 791 define <2 x i64> @test41vec(<2 x i32> %a) {
 792 ; CHECK-LABEL: @test41vec(
 793 ; CHECK-NEXT:    [[TMP1:%.*]] = add nuw <2 x i32> [[A:%.*]], <i32 15, i32 15>
 794 ; CHECK-NEXT:    [[SUB:%.*]] = zext <2 x i32> [[TMP1]] to <2 x i64>
 795 ; CHECK-NEXT:    ret <2 x i64> [[SUB]]
 796 ;
 797   %add = add nuw <2 x i32> %a, <i32 16, i32 16>
 798   %zext = zext <2 x i32> %add to <2 x i64>
 799   %sub = add <2 x i64> %zext, <i64 -1, i64 -1>
 800   ret <2 x i64> %sub
 801 }
 802
 803 define <2 x i64> @test41vec_and_multiuse(<2 x i32> %a) {
 804 ; CHECK-LABEL: @test41vec_and_multiuse(
 805 ; CHECK-NEXT:    [[ADD:%.*]] = add nuw <2 x i32> [[A:%.*]], <i32 16, i32 16>
 806 ; CHECK-NEXT:    [[ZEXT:%.*]] = zext <2 x i32> [[ADD]] to <2 x i64>
 807 ; CHECK-NEXT:    [[SUB:%.*]] = add nsw <2 x i64> [[ZEXT]], <i64 -1, i64 -1>
 808 ; CHECK-NEXT:    [[EXTRAUSE:%.*]] = add nsw <2 x i64> [[SUB]], [[ZEXT]]
 809 ; CHECK-NEXT:    ret <2 x i64> [[EXTRAUSE]]
 810 ;
 811   %add = add nuw <2 x i32> %a, <i32 16, i32 16>
 812   %zext = zext <2 x i32> %add to <2 x i64>
 813   %sub = add <2 x i64> %zext, <i64 -1, i64 -1>
 814   %extrause = add <2 x i64> %zext, %sub
 815   ret <2 x i64> %extrause
 816 }
 817
 818 define i32 @test42(i1 %C) {
 819 ; CHECK-LABEL: @test42(
 820 ; CHECK-NEXT:    [[V:%.*]] = select i1 [[C:%.*]], i32 1123, i32 133
 821 ; CHECK-NEXT:    ret i32 [[V]]
 822 ;
 823   %A = select i1 %C, i32 1000, i32 10
 824   %V = add i32 123, %A
 825   ret i32 %V
 826 }
 827
 828 define <2 x i32> @test42vec(i1 %C) {
 829 ; CHECK-LABEL: @test42vec(
 830 ; CHECK-NEXT:    [[V:%.*]] = select i1 [[C:%.*]], <2 x i32> <i32 1123, i32 1123>, <2 x i32> <i32 133, i32 133>
 831 ; CHECK-NEXT:    ret <2 x i32> [[V]]
 832 ;
 833   %A = select i1 %C, <2 x i32> <i32 1000, i32 1000>, <2 x i32> <i32 10, i32 10>
 834   %V = add <2 x i32> <i32 123, i32 123>, %A
 835   ret <2 x i32> %V
 836 }
 837
 838 define <2 x i32> @test42vec2(i1 %C) {
 839 ; CHECK-LABEL: @test42vec2(
 840 ; CHECK-NEXT:    [[V:%.*]] = select i1 [[C:%.*]], <2 x i32> <i32 1123, i32 2833>, <2 x i32> <i32 133, i32 363>
 841 ; CHECK-NEXT:    ret <2 x i32> [[V]]
 842 ;
 843   %A = select i1 %C, <2 x i32> <i32 1000, i32 2500>, <2 x i32> <i32 10, i32 30>
 844   %V = add <2 x i32> <i32 123, i32 333>, %A
 845   ret <2 x i32> %V
 846 }
 847
 848 define i32 @test55(i1 %which) {
 849 ; CHECK-LABEL: @test55(
 850 ; CHECK-NEXT:  entry:
 851 ; CHECK-NEXT:    br i1 [[WHICH:%.*]], label [[FINAL:%.*]], label [[DELAY:%.*]]
 852 ; CHECK:       delay:
 853 ; CHECK-NEXT:    br label [[FINAL]]
 854 ; CHECK:       final:
 855 ; CHECK-NEXT:    [[A:%.*]] = phi i32 [ 1123, [[ENTRY:%.*]] ], [ 133, [[DELAY]] ]
 856 ; CHECK-NEXT:    ret i32 [[A]]
 857 ;
 858 entry:
 859   br i1 %which, label %final, label %delay
 860
 861 delay:
 862   br label %final
 863
 864 final:
 865   %A = phi i32 [ 1000, %entry ], [ 10, %delay ]
 866   %value = add i32 123, %A
 867   ret i32 %value
 868 }
 869
 870 define <2 x i32> @test43vec(i1 %which) {
 871 ; CHECK-LABEL: @test43vec(
 872 ; CHECK-NEXT:  entry:
 873 ; CHECK-NEXT:    br i1 [[WHICH:%.*]], label [[FINAL:%.*]], label [[DELAY:%.*]]
 874 ; CHECK:       delay:
 875 ; CHECK-NEXT:    br label [[FINAL]]
 876 ; CHECK:       final:
 877 ; CHECK-NEXT:    [[A:%.*]] = phi <2 x i32> [ <i32 1123, i32 1123>, [[ENTRY:%.*]] ], [ <i32 133, i32 133>, [[DELAY]] ]
 878 ; CHECK-NEXT:    ret <2 x i32> [[A]]
 879 ;
 880 entry:
 881   br i1 %which, label %final, label %delay
 882
 883 delay:
 884   br label %final
 885
 886 final:
 887   %A = phi <2 x i32> [ <i32 1000, i32 1000>, %entry ], [ <i32 10, i32 10>, %delay ]
 888   %value = add <2 x i32> <i32 123, i32 123>, %A
 889   ret <2 x i32> %value
 890 }
 891
 892 define <2 x i32> @test43vec2(i1 %which) {
 893 ; CHECK-LABEL: @test43vec2(
 894 ; CHECK-NEXT:  entry:
 895 ; CHECK-NEXT:    br i1 [[WHICH:%.*]], label [[FINAL:%.*]], label [[DELAY:%.*]]
 896 ; CHECK:       delay:
 897 ; CHECK-NEXT:    br label [[FINAL]]
 898 ; CHECK:       final:
 899 ; CHECK-NEXT:    [[A:%.*]] = phi <2 x i32> [ <i32 1123, i32 2833>, [[ENTRY:%.*]] ], [ <i32 133, i32 363>, [[DELAY]] ]
 900 ; CHECK-NEXT:    ret <2 x i32> [[A]]
 901 ;
 902 entry:
 903   br i1 %which, label %final, label %delay
 904
 905 delay:
 906   br label %final
 907
 908 final:
 909   %A = phi <2 x i32> [ <i32 1000, i32 2500>, %entry ], [ <i32 10, i32 30>, %delay ]
 910   %value = add <2 x i32> <i32 123, i32 333>, %A
 911   ret <2 x i32> %value
 912 }
 913
 914 ; E = (A + 1) + ~B = A - B
 915 define i32 @add_not_increment(i32 %A, i32 %B) {
 916 ; CHECK-LABEL: @add_not_increment(
 917 ; CHECK-NEXT:    [[E:%.*]] = sub i32 [[A:%.*]], [[B:%.*]]
 918 ; CHECK-NEXT:    ret i32 [[E]]
 919 ;
 920   %C = xor i32 %B, -1
 921   %D = add i32 %A, 1
 922   %E = add i32 %D, %C
 923   ret i32 %E
 924 }
 925
 926 ; E = (A + 1) + ~B = A - B
 927 define <2 x i32> @add_not_increment_vec(<2 x i32> %A, <2 x i32> %B) {
 928 ; CHECK-LABEL: @add_not_increment_vec(
 929 ; CHECK-NEXT:    [[E:%.*]] = sub <2 x i32> [[A:%.*]], [[B:%.*]]
 930 ; CHECK-NEXT:    ret <2 x i32> [[E]]
 931 ;
 932   %C = xor <2 x i32> %B, <i32 -1, i32 -1>
 933   %D = add <2 x i32> %A, <i32 1, i32 1>
 934   %E = add <2 x i32> %D, %C
 935   ret <2 x i32> %E
 936 }
 937
 938 ; E = ~B + (1 + A) = A - B
 939 define i32 @add_not_increment_commuted(i32 %A, i32 %B) {
 940 ; CHECK-LABEL: @add_not_increment_commuted(
 941 ; CHECK-NEXT:    [[E:%.*]] = sub i32 [[A:%.*]], [[B:%.*]]
 942 ; CHECK-NEXT:    ret i32 [[E]]
 943 ;
 944   %C = xor i32 %B, -1
 945   %D = add i32 %A, 1
 946   %E = add i32 %C, %D
 947   ret i32 %E
 948 }
 949
 950 ; E = (A + ~B) + 1 = A - B
 951 define i32 @add_to_sub(i32 %M, i32 %B) {
 952 ; CHECK-LABEL: @add_to_sub(
 953 ; CHECK-NEXT:    [[A:%.*]] = mul i32 [[M:%.*]], 42
 954 ; CHECK-NEXT:    [[E:%.*]] = sub i32 [[A]], [[B:%.*]]
 955 ; CHECK-NEXT:    ret i32 [[E]]
 956 ;
 957   %A = mul i32 %M, 42          ; thwart complexity-based ordering
 958   %C = xor i32 %B, -1
 959   %D = add i32 %A, %C
 960   %E = add i32 %D, 1
 961   ret i32 %E
 962 }
 963
 964 ; E = (~B + A) + 1 = A - B
 965 define i32 @add_to_sub2(i32 %A, i32 %M) {
 966 ; CHECK-LABEL: @add_to_sub2(
 967 ; CHECK-NEXT:    [[TMP1:%.*]] = mul i32 [[M:%.*]], -42
 968 ; CHECK-NEXT:    [[E:%.*]] = add i32 [[TMP1]], [[A:%.*]]
 969 ; CHECK-NEXT:    ret i32 [[E]]
 970 ;
 971   %B = mul i32 %M, 42          ; thwart complexity-based ordering
 972   %C = xor i32 %B, -1
 973   %D = add i32 %C, %A
 974   %E = add i32 %D, 1
 975   ret i32 %E
 976 }
 977
 978 ; (X | C1) + C2 --> (X | C1) ^ C1 iff (C1 == -C2)
 979 define i32 @test44(i32 %A) {
 980 ; CHECK-LABEL: @test44(
 981 ; CHECK-NEXT:    [[TMP1:%.*]] = and i32 [[A:%.*]], -124
 982 ; CHECK-NEXT:    ret i32 [[TMP1]]
 983 ;
 984   %B = or i32 %A, 123
 985   %C = add i32 %B, -123
 986   ret i32 %C
 987 }
 988
 989 define i32 @test44_extra_use(i32 %A) {
 990 ; CHECK-LABEL: @test44_extra_use(
 991 ; CHECK-NEXT:    [[B:%.*]] = or i32 [[A:%.*]], 123
 992 ; CHECK-NEXT:    [[TMP1:%.*]] = and i32 [[A]], -124
 993 ; CHECK-NEXT:    [[D:%.*]] = mul i32 [[B]], [[TMP1]]
 994 ; CHECK-NEXT:    ret i32 [[D]]
 995 ;
 996   %B = or i32 %A, 123
 997   %C = add i32 %B, -123
 998   %D = mul i32 %B, %C
 999   ret i32 %D
1000 }
1001
1002 define i32 @test44_non_matching(i32 %A) {
1003 ; CHECK-LABEL: @test44_non_matching(
1004 ; CHECK-NEXT:    [[B:%.*]] = or i32 [[A:%.*]], 123
1005 ; CHECK-NEXT:    [[C:%.*]] = add i32 [[B]], -321
1006 ; CHECK-NEXT:    ret i32 [[C]]
1007 ;
1008   %B = or i32 %A, 123
1009   %C = add i32 %B, -321
1010   ret i32 %C
1011 }
1012
1013 define <2 x i32> @test44_vec(<2 x i32> %A) {
1014 ; CHECK-LABEL: @test44_vec(
1015 ; CHECK-NEXT:    [[TMP1:%.*]] = and <2 x i32> [[A:%.*]], <i32 -124, i32 -124>
1016 ; CHECK-NEXT:    ret <2 x i32> [[TMP1]]
1017 ;
1018   %B = or <2 x i32> %A, <i32 123, i32 123>
1019   %C = add <2 x i32> %B, <i32 -123, i32 -123>
1020   ret <2 x i32> %C
1021 }
1022
1023 define <2 x i32> @test44_vec_non_matching(<2 x i32> %A) {
1024 ; CHECK-LABEL: @test44_vec_non_matching(
1025 ; CHECK-NEXT:    [[B:%.*]] = or <2 x i32> [[A:%.*]], <i32 123, i32 123>
1026 ; CHECK-NEXT:    [[C:%.*]] = add <2 x i32> [[B]], <i32 -321, i32 -321>
1027 ; CHECK-NEXT:    ret <2 x i32> [[C]]
1028 ;
1029   %B = or <2 x i32> %A, <i32 123, i32 123>
1030   %C = add <2 x i32> %B, <i32 -321, i32 -321>
1031   ret <2 x i32> %C
1032 }
1033
1034 define <2 x i32> @test44_vec_undef(<2 x i32> %A) {
1035 ; CHECK-LABEL: @test44_vec_undef(
1036 ; CHECK-NEXT:    [[B:%.*]] = or <2 x i32> [[A:%.*]], <i32 123, i32 undef>
1037 ; CHECK-NEXT:    [[C:%.*]] = add <2 x i32> [[B]], <i32 -123, i32 undef>
1038 ; CHECK-NEXT:    ret <2 x i32> [[C]]
1039 ;
1040   %B = or <2 x i32> %A, <i32 123, i32 undef>
1041   %C = add <2 x i32> %B, <i32 -123, i32 undef>
1042   ret <2 x i32> %C
1043 }
1044
1045 define <2 x i32> @test44_vec_non_splat(<2 x i32> %A) {
1046 ; CHECK-LABEL: @test44_vec_non_splat(
1047 ; CHECK-NEXT:    [[B:%.*]] = or <2 x i32> [[A:%.*]], <i32 123, i32 456>
1048 ; CHECK-NEXT:    [[C:%.*]] = add <2 x i32> [[B]], <i32 -123, i32 -456>
1049 ; CHECK-NEXT:    ret <2 x i32> [[C]]
1050 ;
1051   %B = or <2 x i32> %A, <i32 123, i32 456>
1052   %C = add <2 x i32> %B, <i32 -123, i32 -456>
1053   ret <2 x i32> %C
1054 }