[ARM] Better OR's for MVE compares
[llvm-core.git] / test / Transforms / InstCombine / pr34349.ll
blobb88f77a4c86114f589cb991e431be4bdffda2737
1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
2 ;RUN: opt -instcombine -S %s | FileCheck %s
4 define i8 @fast_div_201(i8 %p) {
5 ; CHECK-LABEL: @fast_div_201(
6 ; CHECK-NEXT:  entry:
7 ; CHECK-NEXT:    [[V3:%.*]] = zext i8 [[P:%.*]] to i16
8 ; CHECK-NEXT:    [[V4:%.*]] = mul nuw nsw i16 [[V3]], 71
9 ; CHECK-NEXT:    [[V5:%.*]] = lshr i16 [[V4]], 8
10 ; CHECK-NEXT:    [[V6:%.*]] = trunc i16 [[V5]] to i8
11 ; CHECK-NEXT:    [[V7:%.*]] = sub i8 [[P]], [[V6]]
12 ; CHECK-NEXT:    [[V8:%.*]] = lshr i8 [[V7]], 1
13 ; CHECK-NEXT:    [[V13:%.*]] = add nuw i8 [[V8]], [[V6]]
14 ; CHECK-NEXT:    [[V14:%.*]] = lshr i8 [[V13]], 7
15 ; CHECK-NEXT:    ret i8 [[V14]]
17 entry:
18   %v3 = zext i8 %p to i16
19   %v4 = mul i16 %v3, 71
20   %v5 = lshr i16 %v4, 8
21   %v6 = trunc i16 %v5 to i8
22   %v7 = sub i8 %p, %v6
23   %v8 = lshr i8 %v7, 1
24   %v13 = add i8 %v6, %v8
25   %v14 = lshr i8 %v13, 7
26   ret i8 %v14