test/CodeGen/Thumb2/2010-03-15-AsmCCClobber.ll

   1 ; RUN: llc < %s -mtriple=thumbv7-apple-darwin -mcpu=cortex-a8 \
   2 ; RUN:   -pre-RA-sched=source | FileCheck %s
   3 ; RUN: llc < %s -mtriple=thumbv7-apple-darwin -mcpu=cortex-a8 \
   4 ; RUN:   -pre-RA-sched=list-hybrid | FileCheck %s
   5 ; RUN: llc < %s -mtriple=thumbv7-apple-darwin -mcpu=cortex-a8 -regalloc=basic | FileCheck %s
   6 ; Radar 7459078
   7 target datalayout = "e-p:32:32:32-i1:8:32-i8:8:32-i16:16:32-i32:32:32-i64:32:32-f32:32:32-f64:32:32-v64:64:64-v128:128:128-a0:0:32-n32"
   8
   9 %0 = type { i32, i32 }
  10 %s1 = type { %s3, i32, %s4, i8*, void (i8*, i8*)*, i8*, i32*, i32*, i32*, i32, i64, [1 x i32] }
  11 %s2 = type { i32 (...)**, %s4 }
  12 %s3 = type { %s2, i32, i32, i32*, [4 x i8], float, %s4, i8*, i8* }
  13 %s4 = type { %s5 }
  14 %s5 = type { i32 }
  15
  16 ; Make sure the cmp is not scheduled before the InlineAsm that clobbers cc.
  17 ; CHECK: bl _f2
  18 ; CHECK: clz {{r[0-9]+}}
  19 ; CHECK-DAG: lsrs    {{r[0-9]+}}
  20 ; CHECK-DAG: lsls    {{r[0-9]+}}
  21 ; CHECK-NEXT: orr.w   {{r[0-9]+}}
  22 ; CHECK-NEXT: InlineAsm Start
  23 define void @test(%s1* %this, i32 %format, i32 %w, i32 %h, i32 %levels, i32* %s, i8* %data, i32* nocapture %rowbytes, void (i8*, i8*)* %release, i8* %info) nounwind {
  24 entry:
  25   %tmp1 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 0, i32 0, i32 1, i32 0, i32 0
  26   store volatile i32 1, i32* %tmp1, align 4
  27   %tmp12 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 1
  28   store i32 %levels, i32* %tmp12, align 4
  29   %tmp13 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 3
  30   store i8* %data, i8** %tmp13, align 4
  31   %tmp14 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 4
  32   store void (i8*, i8*)* %release, void (i8*, i8*)** %tmp14, align 4
  33   %tmp15 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 5
  34   store i8* %info, i8** %tmp15, align 4
  35   %tmp16 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 6
  36   store i32* null, i32** %tmp16, align 4
  37   %tmp17 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 7
  38   store i32* null, i32** %tmp17, align 4
  39   %tmp19 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 10
  40   store i64 0, i64* %tmp19, align 4
  41   %tmp20 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 0
  42   tail call  void @f1(%s3* %tmp20, i32* %s) nounwind
  43   %tmp21 = shl i32 %format, 6
  44   %tmp22 = tail call  zeroext i8 @f2(i32 %format) nounwind
  45   %toBoolnot = icmp eq i8 %tmp22, 0
  46   %tmp23 = zext i1 %toBoolnot to i32
  47   %flags.0 = or i32 %tmp23, %tmp21
  48   %tmp24 = shl i32 %flags.0, 16
  49   %asmtmp.i.i.i = tail call %0 asm sideeffect "\0A0:\09ldrex $1, [$2]\0A\09orr $1, $1, $3\0A\09strex $0, $1, [$2]\0A\09cmp $0, #0\0A\09bne 0b", "=&r,=&r,r,r,~{memory},~{cc}"(i32* %tmp1, i32 %tmp24) nounwind
  50   %tmp25 = getelementptr inbounds %s1, %s1* %this, i32 0, i32 2, i32 0, i32 0
  51   store volatile i32 1, i32* %tmp25, align 4
  52   %tmp26 = icmp eq i32 %levels, 0
  53   br i1 %tmp26, label %return, label %bb4
  54
  55 bb4:
  56   %l.09 = phi i32 [ %tmp28, %bb4 ], [ 0, %entry ]
  57   %scevgep = getelementptr %s1, %s1* %this, i32 0, i32 11, i32 %l.09
  58   %scevgep10 = getelementptr i32, i32* %rowbytes, i32 %l.09
  59   %tmp27 = load i32, i32* %scevgep10, align 4
  60   store i32 %tmp27, i32* %scevgep, align 4
  61   %tmp28 = add i32 %l.09, 1
  62   %exitcond = icmp eq i32 %tmp28, %levels
  63   br i1 %exitcond, label %return, label %bb4
  64
  65 return:
  66   ret void
  67 }
  68
  69 declare void @f1(%s3*, i32*)
  70 declare zeroext i8 @f2(i32)