test/CodeGen/Thumb2/mve-sext.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main-arm-none-eabi -mattr=+mve -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 define arm_aapcs_vfpcc <8 x i16> @sext_v8i8_v8i16(<8 x i8> %src) {
   5 ; CHECK-LABEL: sext_v8i8_v8i16:
   6 ; CHECK:       @ %bb.0: @ %entry
   7 ; CHECK-NEXT:    vmovlb.s8 q0, q0
   8 ; CHECK-NEXT:    bx lr
   9 entry:
  10   %0 = sext <8 x i8> %src to <8 x i16>
  11   ret <8 x i16> %0
  12 }
  13
  14 define arm_aapcs_vfpcc <4 x i32> @sext_v4i16_v4i32(<4 x i16> %src) {
  15 ; CHECK-LABEL: sext_v4i16_v4i32:
  16 ; CHECK:       @ %bb.0: @ %entry
  17 ; CHECK-NEXT:    vmovlb.s16 q0, q0
  18 ; CHECK-NEXT:    bx lr
  19 entry:
  20   %0 = sext <4 x i16> %src to <4 x i32>
  21   ret <4 x i32> %0
  22 }
  23
  24 define arm_aapcs_vfpcc <4 x i32> @sext_v4i8_v4i32(<4 x i8> %src) {
  25 ; CHECK-LABEL: sext_v4i8_v4i32:
  26 ; CHECK:       @ %bb.0: @ %entry
  27 ; CHECK-NEXT:    vmovlb.s8 q0, q0
  28 ; CHECK-NEXT:    vmovlb.s16 q0, q0
  29 ; CHECK-NEXT:    bx lr
  30 entry:
  31   %0 = sext <4 x i8> %src to <4 x i32>
  32   ret <4 x i32> %0
  33 }
  34
  35 define arm_aapcs_vfpcc <2 x i64> @sext_v2i32_v2i64(<2 x i32> %src) {
  36 ; CHECK-LABEL: sext_v2i32_v2i64:
  37 ; CHECK:       @ %bb.0: @ %entry
  38 ; CHECK-NEXT:    vmov r0, s0
  39 ; CHECK-NEXT:    vmov.32 q1[0], r0
  40 ; CHECK-NEXT:    asrs r0, r0, #31
  41 ; CHECK-NEXT:    vmov.32 q1[1], r0
  42 ; CHECK-NEXT:    vmov r0, s2
  43 ; CHECK-NEXT:    vmov.32 q1[2], r0
  44 ; CHECK-NEXT:    asrs r0, r0, #31
  45 ; CHECK-NEXT:    vmov.32 q1[3], r0
  46 ; CHECK-NEXT:    vmov q0, q1
  47 ; CHECK-NEXT:    bx lr
  48 entry:
  49   %0 = sext <2 x i32> %src to <2 x i64>
  50   ret <2 x i64> %0
  51 }
  52
  53
  54 define arm_aapcs_vfpcc <8 x i16> @zext_v8i8_v8i16(<8 x i8> %src) {
  55 ; CHECK-LABEL: zext_v8i8_v8i16:
  56 ; CHECK:       @ %bb.0: @ %entry
  57 ; CHECK-NEXT:    vmovlb.u8 q0, q0
  58 ; CHECK-NEXT:    bx lr
  59 entry:
  60   %0 = zext <8 x i8> %src to <8 x i16>
  61   ret <8 x i16> %0
  62 }
  63
  64 define arm_aapcs_vfpcc <4 x i32> @zext_v4i16_v4i32(<4 x i16> %src) {
  65 ; CHECK-LABEL: zext_v4i16_v4i32:
  66 ; CHECK:       @ %bb.0: @ %entry
  67 ; CHECK-NEXT:    vmovlb.u16 q0, q0
  68 ; CHECK-NEXT:    bx lr
  69 entry:
  70   %0 = zext <4 x i16> %src to <4 x i32>
  71   ret <4 x i32> %0
  72 }
  73
  74 define arm_aapcs_vfpcc <4 x i32> @zext_v4i8_v4i32(<4 x i8> %src) {
  75 ; CHECK-LABEL: zext_v4i8_v4i32:
  76 ; CHECK:       @ %bb.0: @ %entry
  77 ; CHECK-NEXT:    vmov.i32 q1, #0xff
  78 ; CHECK-NEXT:    vand q0, q0, q1
  79 ; CHECK-NEXT:    bx lr
  80 entry:
  81   %0 = zext <4 x i8> %src to <4 x i32>
  82   ret <4 x i32> %0
  83 }
  84
  85 define arm_aapcs_vfpcc <2 x i64> @zext_v2i32_v2i64(<2 x i32> %src) {
  86 ; CHECK-LABEL: zext_v2i32_v2i64:
  87 ; CHECK:       @ %bb.0: @ %entry
  88 ; CHECK-NEXT:    adr r0, .LCPI7_0
  89 ; CHECK-NEXT:    vldrw.u32 q1, [r0]
  90 ; CHECK-NEXT:    vand q0, q0, q1
  91 ; CHECK-NEXT:    bx lr
  92 ; CHECK-NEXT:    .p2align 4
  93 ; CHECK-NEXT:  @ %bb.1:
  94 ; CHECK-NEXT:  .LCPI7_0:
  95 ; CHECK-NEXT:    .long 4294967295 @ 0xffffffff
  96 ; CHECK-NEXT:    .long 0 @ 0x0
  97 ; CHECK-NEXT:    .long 4294967295 @ 0xffffffff
  98 ; CHECK-NEXT:    .long 0 @ 0x0
  99 entry:
 100   %0 = zext <2 x i32> %src to <2 x i64>
 101   ret <2 x i64> %0
 102 }
 103
 104
 105 define arm_aapcs_vfpcc <8 x i8> @trunc_v8i16_v8i8(<8 x i16> %src) {
 106 ; CHECK-LABEL: trunc_v8i16_v8i8:
 107 ; CHECK:       @ %bb.0: @ %entry
 108 ; CHECK-NEXT:    bx lr
 109 entry:
 110   %0 = trunc <8 x i16> %src to <8 x i8>
 111   ret <8 x i8> %0
 112 }
 113
 114 define arm_aapcs_vfpcc <4 x i16> @trunc_v4i32_v4i16(<4 x i32> %src) {
 115 ; CHECK-LABEL: trunc_v4i32_v4i16:
 116 ; CHECK:       @ %bb.0: @ %entry
 117 ; CHECK-NEXT:    bx lr
 118 entry:
 119   %0 = trunc <4 x i32> %src to <4 x i16>
 120   ret <4 x i16> %0
 121 }
 122
 123 define arm_aapcs_vfpcc <4 x i8> @trunc_v4i32_v4i8(<4 x i32> %src) {
 124 ; CHECK-LABEL: trunc_v4i32_v4i8:
 125 ; CHECK:       @ %bb.0: @ %entry
 126 ; CHECK-NEXT:    bx lr
 127 entry:
 128   %0 = trunc <4 x i32> %src to <4 x i8>
 129   ret <4 x i8> %0
 130 }
 131
 132 define arm_aapcs_vfpcc <2 x i32> @trunc_v2i64_v2i32(<2 x i64> %src) {
 133 ; CHECK-LABEL: trunc_v2i64_v2i32:
 134 ; CHECK:       @ %bb.0: @ %entry
 135 ; CHECK-NEXT:    bx lr
 136 entry:
 137   %0 = trunc <2 x i64> %src to <2 x i32>
 138   ret <2 x i32> %0
 139 }
 140