[ARM] Generate 8.1-m CSINC, CSNEG and CSINV instructions.
[llvm-core.git] / test / CodeGen / Thumb2 / thumb2-ldr_pre.ll
blobcfce1d0f37b4e51683000089c8096625e481c5ec
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -mtriple=thumb-eabi -mcpu=arm1156t2-s -mattr=+thumb2 %s -o - | FileCheck %s
4 define i32* @test1(i32* %X, i32* %dest) {
5 ; CHECK-LABEL: test1:
6 ; CHECK:       @ %bb.0:
7 ; CHECK-NEXT:    ldr r2, [r0, #16]!
8 ; CHECK-NEXT:    str r2, [r1]
9 ; CHECK-NEXT:    bx lr
10         %Y = getelementptr i32, i32* %X, i32 4               ; <i32*> [#uses=2]
11         %A = load i32, i32* %Y               ; <i32> [#uses=1]
12         store i32 %A, i32* %dest
13         ret i32* %Y
17 define i32 @test2(i32 %a, i32 %b) {
18 ; CHECK-LABEL: test2:
19 ; CHECK:       @ %bb.0:
20 ; CHECK-NEXT:    ldr r2, [r0, #-64]!
21 ; CHECK-NEXT:    subs r0, r0, r1
22 ; CHECK-NEXT:    add r0, r2
23 ; CHECK-NEXT:    bx lr
24         %tmp1 = sub i32 %a, 64          ; <i32> [#uses=2]
25         %tmp2 = inttoptr i32 %tmp1 to i32*              ; <i32*> [#uses=1]
26         %tmp3 = load i32, i32* %tmp2         ; <i32> [#uses=1]
27         %tmp4 = sub i32 %tmp1, %b               ; <i32> [#uses=1]
28         %tmp5 = add i32 %tmp4, %tmp3            ; <i32> [#uses=1]
29         ret i32 %tmp5
33 define i8* @test3(i8* %X, i32* %dest) {
34 ; CHECK-LABEL: test3:
35 ; CHECK:       @ %bb.0:
36 ; CHECK-NEXT:    ldrsb r2, [r0, #4]!
37 ; CHECK-NEXT:    str r2, [r1]
38 ; CHECK-NEXT:    bx lr
39         %tmp1 = getelementptr i8, i8* %X, i32 4
40         %tmp2 = load i8, i8* %tmp1
41         %tmp3 = sext i8 %tmp2 to i32
42         store i32 %tmp3, i32* %dest
43         ret i8* %tmp1