[ARM] Generate 8.1-m CSINC, CSNEG and CSINV instructions.
[llvm-core.git] / test / CodeGen / Thumb2 / thumb2-ldrb.ll
blobcf8fd6dca6df589b8b7fcba1f05298f493eaaed0
1 ; RUN: llc -mtriple=thumb-eabi -mcpu=arm1156t2-s -mattr=+thumb2 %s -o - | FileCheck %s
3 define i8 @f1(i8* %v) {
4 entry:
5 ; CHECK-LABEL: f1:
6 ; CHECK: ldrb r0, [r0]
7         %tmp = load i8, i8* %v
8         ret i8 %tmp
11 define i8 @f2(i8* %v) {
12 entry:
13 ; CHECK-LABEL: f2:
14 ; CHECK: ldrb r0, [r0, #-1]
15         %tmp2 = getelementptr i8, i8* %v, i8 1023
16         %tmp = load i8, i8* %tmp2
17         ret i8 %tmp
20 define i8 @f3(i32 %base) {
21 entry:
22 ; CHECK-LABEL: f3:
23 ; CHECK: mov.w r1, #4096
24 ; CHECK: ldrb r0, [r0, r1]
25         %tmp1 = add i32 %base, 4096
26         %tmp2 = inttoptr i32 %tmp1 to i8*
27         %tmp3 = load i8, i8* %tmp2
28         ret i8 %tmp3
31 define i8 @f4(i32 %base) {
32 entry:
33 ; CHECK-LABEL: f4:
34 ; CHECK: ldrb r0, [r0, #-128]
35         %tmp1 = sub i32 %base, 128
36         %tmp2 = inttoptr i32 %tmp1 to i8*
37         %tmp3 = load i8, i8* %tmp2
38         ret i8 %tmp3
41 define i8 @f5(i32 %base, i32 %offset) {
42 entry:
43 ; CHECK-LABEL: f5:
44 ; CHECK: ldrb r0, [r0, r1]
45         %tmp1 = add i32 %base, %offset
46         %tmp2 = inttoptr i32 %tmp1 to i8*
47         %tmp3 = load i8, i8* %tmp2
48         ret i8 %tmp3
51 define i8 @f6(i32 %base, i32 %offset) {
52 entry:
53 ; CHECK-LABEL: f6:
54 ; CHECK: ldrb.w r0, [r0, r1, lsl #2]
55         %tmp1 = shl i32 %offset, 2
56         %tmp2 = add i32 %base, %tmp1
57         %tmp3 = inttoptr i32 %tmp2 to i8*
58         %tmp4 = load i8, i8* %tmp3
59         ret i8 %tmp4
62 define i8 @f7(i32 %base, i32 %offset) {
63 entry:
64 ; CHECK-LABEL: f7:
65 ; CHECK: lsrs r1, r1, #2
66 ; CHECK: ldrb r0, [r0, r1]
67         %tmp1 = lshr i32 %offset, 2
68         %tmp2 = add i32 %base, %tmp1
69         %tmp3 = inttoptr i32 %tmp2 to i8*
70         %tmp4 = load i8, i8* %tmp3
71         ret i8 %tmp4