[ARM] Generate 8.1-m CSINC, CSNEG and CSINV instructions.
[llvm-core.git] / test / CodeGen / Thumb2 / thumb2-sub3.ll
bloba3702f442c42989f025d79d0bf5a79737df563a4
1 ; RUN: llc -mtriple=thumb-eabi -mcpu=arm1156t2-s -mattr=+thumb2 %s -o - | FileCheck %s
3 ; 171 = 0x000000ab
4 define i64 @f1(i64 %a) {
5 ; CHECK: f1
6 ; CHECK: subs  r0, #171
7 ; CHECK: sbc r1, r1, #0
8     %tmp = sub i64 %a, 171
9     ret i64 %tmp
12 ; 1179666 = 0x00120012
13 define i64 @f2(i64 %a) {
14 ; CHECK: f2
15 ; CHECK: subs.w  r0, r0, #1179666
16 ; CHECK: sbc r1, r1, #0
17     %tmp = sub i64 %a, 1179666
18     ret i64 %tmp
21 ; 872428544 = 0x34003400
22 define i64 @f3(i64 %a) {
23 ; CHECK: f3
24 ; CHECK: subs.w  r0, r0, #872428544
25 ; CHECK: sbc r1, r1, #0
26     %tmp = sub i64 %a, 872428544
27     ret i64 %tmp
30 ; 1448498774 = 0x56565656
31 define i64 @f4(i64 %a) {
32 ; CHECK: f4
33 ; CHECK: subs.w  r0, r0, #1448498774
34 ; CHECK: sbc r1, r1, #0
35     %tmp = sub i64 %a, 1448498774
36     ret i64 %tmp
39 ; 66846720 = 0x03fc0000
40 define i64 @f5(i64 %a) {
41 ; CHECK: f5
42 ; CHECK: subs.w  r0, r0, #66846720
43 ; CHECK: sbc r1, r1, #0
44     %tmp = sub i64 %a, 66846720
45     ret i64 %tmp
48 ; 734439407618 = 0x000000ab00000002
49 define i64 @f6(i64 %a) {
50 ; CHECK: f6
51 ; CHECK: subs r0, #2
52 ; CHECK: sbc r1, r1, #171
53    %tmp = sub i64 %a, 734439407618
54    ret i64 %tmp