[InstCombine] Signed saturation patterns
[llvm-core.git] / test / CodeGen / AArch64 / regress-tblgen-chains.ll
blobbf2dece22508ea230e802f7abe299d2cf127ef35
1 ; RUN: llc -verify-machineinstrs -mtriple=arm64-apple-ios7.0 -frame-pointer=all -o - %s | FileCheck %s
3 ; When generating DAG selection tables, TableGen used to only flag an
4 ; instruction as needing a chain on its own account if it had a built-in pattern
5 ; which used the chain. This meant that the AArch64 load/stores weren't
6 ; recognised and so both loads from %locvar below were coalesced into a single
7 ; LS8_LDR instruction (same operands other than the non-existent chain) and the
8 ; increment was lost at return.
10 ; This was obviously a Bad Thing.
12 declare void @bar(i8*)
14 define i64 @test_chains() {
15 ; CHECK-LABEL: test_chains:
17   %locvar = alloca i8
19   call void @bar(i8* %locvar)
20 ; CHECK: bl {{_?bar}}
22   %inc.1 = load i8, i8* %locvar
23   %inc.2 = zext i8 %inc.1 to i64
24   %inc.3 = add i64 %inc.2, 1
25   %inc.4 = trunc i64 %inc.3 to i8
26   store i8 %inc.4, i8* %locvar
28 ; CHECK: ldurb {{w[0-9]+}}, [x29, [[LOCADDR:#-?[0-9]+]]]
29 ; CHECK: add {{x[0-9]+}}, {{x[0-9]+}}, #1
30 ; CHECK: sturb w[[STRVAL:[0-9]+]], [x29, [[LOCADDR]]]
31 ; CHECK: and x0, x[[STRVAL]], #0xff
33   %ret.1 = load i8, i8* %locvar
34   %ret.2 = zext i8 %ret.1 to i64
35   ret i64 %ret.2
36 ; CHECK: ret