[InstCombine] Signed saturation patterns
[llvm-core.git] / test / CodeGen / AMDGPU / coalescer_distribute.ll
blobc62234986f30feedcdea677d514ee4667504e455
1 ; RUN: llc -mtriple=amdgcn-- -verify-machineinstrs -o /dev/null %s
2 ; This testcase produces a situation with unused value numbers in subregister
3 ; liveranges that get distributed by ConnectedVNInfoEqClasses.
5 define amdgpu_kernel void @hoge() {
6 bb:
7   %tmp = tail call i32 @llvm.amdgcn.workitem.id.x()
8   br i1 undef, label %bb2, label %bb23
10 bb2:
11   br i1 undef, label %bb6, label %bb8
13 bb6:
14   %tmp7 = or i64 undef, undef
15   br label %bb8
17 bb8:
18   %tmp9 = phi i64 [ %tmp7, %bb6 ], [ undef, %bb2 ]
19   %tmp10 = icmp eq i32 %tmp, 0
20   br i1 %tmp10, label %bb11, label %bb23
22 bb11:
23   br i1 undef, label %bb20, label %bb17
25 bb17:
26   br label %bb20
28 bb20:
29   %tmp21 = phi i64 [ undef, %bb17 ], [ %tmp9, %bb11 ]
30   %tmp22 = trunc i64 %tmp21 to i32
31   br label %bb23
33 bb23:
34   %tmp24 = phi i32 [ %tmp22, %bb20 ], [ undef, %bb8 ], [ undef, %bb ]
35   br label %bb25
37 bb25:
38   %tmp26 = phi i32 [ %tmp24, %bb23 ], [ undef, %bb25 ]
39   br i1 undef, label %bb25, label %bb30
41 bb30:
42   br i1 undef, label %bb32, label %bb34
44 bb32:
45   %tmp33 = zext i32 %tmp26 to i64
46   br label %bb34
48 bb34:
49   ret void
52 declare i32 @llvm.amdgcn.workitem.id.x()