test/CodeGen/ARM/GlobalISel/arm-instruction-select.mir

   1 # RUN: llc -O0 -mtriple arm-- -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s
   2 --- |
   3   define void @test_trunc_and_zext_s1_to_s32() { ret void }
   4   define void @test_trunc_and_sext_s1_to_s32() { ret void }
   5   define void @test_trunc_and_sext_s8_to_s32() { ret void }
   6   define void @test_trunc_and_zext_s16_to_s32() { ret void }
   7   define void @test_trunc_and_anyext_s8_to_s32() { ret void }
   8   define void @test_trunc_and_anyext_s16_to_s32() { ret void }
   9
  10   define void @test_trunc_and_zext_s1_to_s16() { ret void }
  11   define void @test_trunc_and_sext_s1_to_s16() { ret void }
  12   define void @test_trunc_and_anyext_s1_to_s16() { ret void }
  13
  14   define void @test_trunc_and_zext_s8_to_s16() { ret void }
  15   define void @test_trunc_and_sext_s8_to_s16() { ret void }
  16   define void @test_trunc_and_anyext_s8_to_s16() { ret void }
  17
  18   define void @test_trunc_and_zext_s1_to_s8() { ret void }
  19   define void @test_trunc_and_sext_s1_to_s8() { ret void }
  20   define void @test_trunc_and_anyext_s1_to_s8() { ret void }
  21
  22   define void @test_add_s32() { ret void }
  23   define void @test_add_fold_imm_s32() { ret void }
  24   define void @test_add_no_fold_imm_s32() #2 { ret void }
  25
  26   define void @test_sub_s32() { ret void }
  27   define void @test_sub_imm_s32() { ret void }
  28   define void @test_sub_rev_imm_s32() { ret void }
  29
  30   define void @test_mul_s32() #0 { ret void }
  31   define void @test_mulv5_s32() { ret void }
  32
  33   define void @test_sdiv_s32() #1 { ret void }
  34   define void @test_udiv_s32() #1 { ret void }
  35
  36   define void @test_lshr_s32() { ret void }
  37   define void @test_ashr_s32() { ret void }
  38   define void @test_shl_s32() { ret void }
  39
  40   define void @test_load_from_stack() { ret void }
  41
  42   define void @test_stores() { ret void }
  43
  44   define void @test_gep() { ret void }
  45
  46   define void @test_MOVi32imm() #2 { ret void }
  47
  48   define void @test_constant_imm() { ret void }
  49   define void @test_constant_cimm() { ret void }
  50
  51   define void @test_pointer_constant_unconstrained() { ret void }
  52   define void @test_pointer_constant_constrained() { ret void }
  53
  54   define void @test_inttoptr_s32() { ret void }
  55   define void @test_ptrtoint_s32() { ret void }
  56
  57   define void @test_select_s32() { ret void }
  58   define void @test_select_ptr() { ret void }
  59
  60   define void @test_br() { ret void }
  61
  62   define void @test_phi_s32() { ret void }
  63
  64   attributes #0 = { "target-features"="+v6" }
  65   attributes #1 = { "target-features"="+hwdiv-arm" }
  66   attributes #2 = { "target-features"="+v6t2" }
  67 ...
  68 ---
  69 name:            test_trunc_and_zext_s1_to_s32
  70 # CHECK-LABEL: name: test_trunc_and_zext_s1_to_s32
  71 legalized:       true
  72 regBankSelected: true
  73 selected:        false
  74 # CHECK: selected: true
  75 registers:
  76   - { id: 0, class: gprb }
  77   - { id: 1, class: gprb }
  78   - { id: 2, class: gprb }
  79 body:             |
  80   bb.0:
  81     liveins: $r0
  82
  83     %0(s32) = COPY $r0
  84     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r0
  85
  86     %1(s1) = G_TRUNC %0(s32)
  87
  88     %2(s32) = G_ZEXT %1(s1)
  89     ; CHECK: [[VREGEXT:%[0-9]+]]:gpr = ANDri [[VREG]], 1, 14, $noreg, $noreg
  90
  91     $r0 = COPY %2(s32)
  92     ; CHECK: $r0 = COPY [[VREGEXT]]
  93
  94     BX_RET 14, $noreg, implicit $r0
  95     ; CHECK: BX_RET 14, $noreg, implicit $r0
  96 ...
  97 ---
  98 name:            test_trunc_and_sext_s1_to_s32
  99 # CHECK-LABEL: name: test_trunc_and_sext_s1_to_s32
 100 legalized:       true
 101 regBankSelected: true
 102 selected:        false
 103 # CHECK: selected: true
 104 registers:
 105   - { id: 0, class: gprb }
 106   - { id: 1, class: gprb }
 107   - { id: 2, class: gprb }
 108 body:             |
 109   bb.0:
 110     liveins: $r0
 111
 112     %0(s32) = COPY $r0
 113     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r0
 114
 115     %1(s1) = G_TRUNC %0(s32)
 116
 117     %2(s32) = G_SEXT %1(s1)
 118     ; CHECK: [[VREGAND:%[0-9]+]]:gpr = ANDri [[VREG]], 1, 14, $noreg, $noreg
 119     ; CHECK: [[VREGEXT:%[0-9]+]]:gpr = RSBri [[VREGAND]], 0, 14, $noreg, $noreg
 120
 121     $r0 = COPY %2(s32)
 122     ; CHECK: $r0 = COPY [[VREGEXT]]
 123
 124     BX_RET 14, $noreg, implicit $r0
 125     ; CHECK: BX_RET 14, $noreg, implicit $r0
 126 ...
 127 ---
 128 name:            test_trunc_and_sext_s8_to_s32
 129 # CHECK-LABEL: name: test_trunc_and_sext_s8_to_s32
 130 legalized:       true
 131 regBankSelected: true
 132 selected:        false
 133 # CHECK: selected: true
 134 registers:
 135   - { id: 0, class: gprb }
 136   - { id: 1, class: gprb }
 137   - { id: 2, class: gprb }
 138 body:             |
 139   bb.0:
 140     liveins: $r0
 141
 142     %0(s32) = COPY $r0
 143     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r0
 144
 145     %1(s8) = G_TRUNC %0(s32)
 146     ; CHECK: [[VREGTRUNC:%[0-9]+]]:gprnopc = COPY [[VREG]]
 147
 148     %2(s32) = G_SEXT %1(s8)
 149     ; CHECK: [[VREGEXT:%[0-9]+]]:gprnopc = SXTB [[VREGTRUNC]], 0, 14, $noreg
 150
 151     $r0 = COPY %2(s32)
 152     ; CHECK: $r0 = COPY [[VREGEXT]]
 153
 154     BX_RET 14, $noreg, implicit $r0
 155     ; CHECK: BX_RET 14, $noreg, implicit $r0
 156 ...
 157 ---
 158 name:            test_trunc_and_zext_s16_to_s32
 159 # CHECK-LABEL: name: test_trunc_and_zext_s16_to_s32
 160 legalized:       true
 161 regBankSelected: true
 162 selected:        false
 163 # CHECK: selected: true
 164 registers:
 165   - { id: 0, class: gprb }
 166   - { id: 1, class: gprb }
 167   - { id: 2, class: gprb }
 168 body:             |
 169   bb.0:
 170     liveins: $r0
 171
 172     %0(s32) = COPY $r0
 173     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r0
 174
 175     %1(s16) = G_TRUNC %0(s32)
 176     ; CHECK: [[VREGTRUNC:%[0-9]+]]:gprnopc = COPY [[VREG]]
 177
 178     %2(s32) = G_ZEXT %1(s16)
 179     ; CHECK: [[VREGEXT:%[0-9]+]]:gprnopc = UXTH [[VREGTRUNC]], 0, 14, $noreg
 180
 181     $r0 = COPY %2(s32)
 182     ; CHECK: $r0 = COPY [[VREGEXT]]
 183
 184     BX_RET 14, $noreg, implicit $r0
 185     ; CHECK: BX_RET 14, $noreg, implicit $r0
 186 ...
 187 ---
 188 name:            test_trunc_and_anyext_s8_to_s32
 189 # CHECK-LABEL: name: test_trunc_and_anyext_s8_to_s32
 190 legalized:       true
 191 regBankSelected: true
 192 selected:        false
 193 # CHECK: selected: true
 194 registers:
 195   - { id: 0, class: gprb }
 196   - { id: 1, class: gprb }
 197   - { id: 2, class: gprb }
 198 body:             |
 199   bb.0:
 200     liveins: $r0
 201
 202     %0(s32) = COPY $r0
 203     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r0
 204
 205     %1(s8) = G_TRUNC %0(s32)
 206
 207     %2(s32) = G_ANYEXT %1(s8)
 208
 209     $r0 = COPY %2(s32)
 210     ; CHECK: $r0 = COPY [[VREG]]
 211
 212     BX_RET 14, $noreg, implicit $r0
 213     ; CHECK: BX_RET 14, $noreg, implicit $r0
 214 ...
 215 ---
 216 name:            test_trunc_and_anyext_s16_to_s32
 217 # CHECK-LABEL: name: test_trunc_and_anyext_s16_to_s32
 218 legalized:       true
 219 regBankSelected: true
 220 selected:        false
 221 # CHECK: selected: true
 222 registers:
 223   - { id: 0, class: gprb }
 224   - { id: 1, class: gprb }
 225   - { id: 2, class: gprb }
 226 body:             |
 227   bb.0:
 228     liveins: $r0
 229
 230     %0(s32) = COPY $r0
 231     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r0
 232
 233     %1(s16) = G_TRUNC %0(s32)
 234
 235     %2(s32) = G_ANYEXT %1(s16)
 236
 237     $r0 = COPY %2(s32)
 238     ; CHECK: $r0 = COPY [[VREG]]
 239
 240     BX_RET 14, $noreg, implicit $r0
 241     ; CHECK: BX_RET 14, $noreg, implicit $r0
 242 ...
 243 ---
 244 name:            test_trunc_and_zext_s1_to_s16
 245 # CHECK-LABEL: name: test_trunc_and_zext_s1_to_s16
 246 legalized:       true
 247 regBankSelected: true
 248 selected:        false
 249 # CHECK: selected: true
 250 tracksRegLiveness: true
 251 registers:
 252   - { id: 0, class: gprb }
 253   - { id: 1, class: gprb }
 254   - { id: 2, class: gprb }
 255   - { id: 3, class: gprb }
 256 body:             |
 257   bb.0:
 258     liveins: $r0, $r1
 259
 260     %0(p0) = COPY $r0
 261     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
 262
 263     %1(s32) = COPY $r1
 264     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r1
 265
 266     %2(s1) = G_TRUNC %1(s32)
 267
 268     %3(s16) = G_ZEXT %2(s1)
 269     ; CHECK: [[VREGEXT:%[0-9]+]]:gpr = ANDri [[VREG]], 1, 14, $noreg, $noreg
 270
 271     G_STORE %3(s16), %0(p0) :: (store 2)
 272     ; CHECK: STRH [[VREGEXT]], [[PTR]], $noreg, 0, 14, $noreg :: (store 2)
 273
 274     BX_RET 14, $noreg
 275     ; CHECK: BX_RET 14, $noreg
 276 ...
 277 ---
 278 name:            test_trunc_and_sext_s1_to_s16
 279 # CHECK-LABEL: name: test_trunc_and_sext_s1_to_s16
 280 legalized:       true
 281 regBankSelected: true
 282 selected:        false
 283 # CHECK: selected: true
 284 tracksRegLiveness: true
 285 registers:
 286   - { id: 0, class: gprb }
 287   - { id: 1, class: gprb }
 288   - { id: 2, class: gprb }
 289   - { id: 3, class: gprb }
 290 body:             |
 291   bb.0:
 292     liveins: $r0, $r1
 293
 294     %0(p0) = COPY $r0
 295     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
 296
 297     %1(s32) = COPY $r1
 298     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r1
 299
 300     %2(s1) = G_TRUNC %1(s32)
 301
 302     %3(s16) = G_SEXT %2(s1)
 303     ; CHECK: [[VREGAND:%[0-9]+]]:gpr = ANDri [[VREG]], 1, 14, $noreg, $noreg
 304     ; CHECK: [[VREGEXT:%[0-9]+]]:gpr = RSBri [[VREGAND]], 0, 14, $noreg, $noreg
 305
 306     G_STORE %3(s16), %0(p0) :: (store 2)
 307     ; CHECK: STRH [[VREGEXT]], [[PTR]], $noreg, 0, 14, $noreg :: (store 2)
 308
 309     BX_RET 14, $noreg
 310     ; CHECK: BX_RET 14, $noreg
 311 ...
 312 ---
 313 name:            test_trunc_and_anyext_s1_to_s16
 314 # CHECK-LABEL: name: test_trunc_and_anyext_s1_to_s16
 315 legalized:       true
 316 regBankSelected: true
 317 selected:        false
 318 # CHECK: selected: true
 319 tracksRegLiveness: true
 320 registers:
 321   - { id: 0, class: gprb }
 322   - { id: 1, class: gprb }
 323   - { id: 2, class: gprb }
 324   - { id: 3, class: gprb }
 325 body:             |
 326   bb.0:
 327     liveins: $r0, $r1
 328
 329     %0(p0) = COPY $r0
 330     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
 331
 332     %1(s32) = COPY $r1
 333     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r1
 334
 335     %2(s1) = G_TRUNC %1(s32)
 336
 337     %3(s16) = G_ANYEXT %2(s1)
 338
 339     G_STORE %3(s16), %0(p0) :: (store 2)
 340     ; CHECK: STRH [[VREG]], [[PTR]], $noreg, 0, 14, $noreg :: (store 2)
 341
 342     BX_RET 14, $noreg
 343     ; CHECK: BX_RET 14, $noreg
 344 ...
 345 ---
 346 name:            test_trunc_and_zext_s8_to_s16
 347 # CHECK-LABEL: name: test_trunc_and_zext_s8_to_s16
 348 legalized:       true
 349 regBankSelected: true
 350 selected:        false
 351 # CHECK: selected: true
 352 tracksRegLiveness: true
 353 registers:
 354   - { id: 0, class: gprb }
 355   - { id: 1, class: gprb }
 356   - { id: 2, class: gprb }
 357   - { id: 3, class: gprb }
 358 body:             |
 359   bb.0:
 360     liveins: $r0, $r1
 361
 362     %0(p0) = COPY $r0
 363     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
 364
 365     %1(s32) = COPY $r1
 366     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r1
 367
 368     %2(s8) = G_TRUNC %1(s32)
 369     ; CHECK: [[VREGTRUNC:%[0-9]+]]:gprnopc = COPY [[VREG]]
 370
 371     %3(s16) = G_ZEXT %2(s8)
 372     ; CHECK: [[VREGEXT:%[0-9]+]]:gprnopc = UXTB [[VREGTRUNC]], 0, 14, $noreg
 373
 374     G_STORE %3(s16), %0(p0) :: (store 2)
 375     ; CHECK: STRH [[VREGEXT]], [[PTR]], $noreg, 0, 14, $noreg :: (store 2)
 376
 377     BX_RET 14, $noreg
 378     ; CHECK: BX_RET 14, $noreg
 379 ...
 380 ---
 381 name:            test_trunc_and_sext_s8_to_s16
 382 # CHECK-LABEL: name: test_trunc_and_sext_s8_to_s16
 383 legalized:       true
 384 regBankSelected: true
 385 selected:        false
 386 # CHECK: selected: true
 387 tracksRegLiveness: true
 388 registers:
 389   - { id: 0, class: gprb }
 390   - { id: 1, class: gprb }
 391   - { id: 2, class: gprb }
 392   - { id: 3, class: gprb }
 393 body:             |
 394   bb.0:
 395     liveins: $r0, $r1
 396
 397     %0(p0) = COPY $r0
 398     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
 399
 400     %1(s32) = COPY $r1
 401     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r1
 402
 403     %2(s8) = G_TRUNC %1(s32)
 404     ; CHECK: [[VREGTRUNC:%[0-9]+]]:gprnopc = COPY [[VREG]]
 405
 406     %3(s16) = G_SEXT %2(s8)
 407     ; CHECK: [[VREGEXT:%[0-9]+]]:gprnopc = SXTB [[VREGTRUNC]], 0, 14, $noreg
 408
 409     G_STORE %3(s16), %0(p0) :: (store 2)
 410     ; CHECK: STRH [[VREGEXT]], [[PTR]], $noreg, 0, 14, $noreg :: (store 2)
 411
 412     BX_RET 14, $noreg
 413     ; CHECK: BX_RET 14, $noreg
 414 ...
 415 ---
 416 name:            test_trunc_and_anyext_s8_to_s16
 417 # CHECK-LABEL: name: test_trunc_and_anyext_s8_to_s16
 418 legalized:       true
 419 regBankSelected: true
 420 selected:        false
 421 # CHECK: selected: true
 422 tracksRegLiveness: true
 423 registers:
 424   - { id: 0, class: gprb }
 425   - { id: 1, class: gprb }
 426   - { id: 2, class: gprb }
 427   - { id: 3, class: gprb }
 428 body:             |
 429   bb.0:
 430     liveins: $r0, $r1
 431
 432     %0(p0) = COPY $r0
 433     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
 434
 435     %1(s32) = COPY $r1
 436     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r1
 437
 438     %2(s8) = G_TRUNC %1(s32)
 439
 440     %3(s16) = G_ANYEXT %2(s8)
 441
 442     G_STORE %3(s16), %0(p0) :: (store 2)
 443     ; CHECK: STRH [[VREG]], [[PTR]], $noreg, 0, 14, $noreg :: (store 2)
 444
 445     BX_RET 14, $noreg
 446     ; CHECK: BX_RET 14, $noreg
 447 ...
 448 ---
 449 name:            test_trunc_and_zext_s1_to_s8
 450 # CHECK-LABEL: name: test_trunc_and_zext_s1_to_s8
 451 legalized:       true
 452 regBankSelected: true
 453 selected:        false
 454 # CHECK: selected: true
 455 tracksRegLiveness: true
 456 registers:
 457   - { id: 0, class: gprb }
 458   - { id: 1, class: gprb }
 459   - { id: 2, class: gprb }
 460   - { id: 3, class: gprb }
 461 body:             |
 462   bb.0:
 463     liveins: $r0, $r1
 464
 465     %0(p0) = COPY $r0
 466     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
 467
 468     %1(s32) = COPY $r1
 469     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r1
 470
 471     %2(s1) = G_TRUNC %1(s32)
 472
 473     %3(s8) = G_ZEXT %2(s1)
 474     ; CHECK: [[VREGEXT:%[0-9]+]]:gprnopc = ANDri [[VREG]], 1, 14, $noreg, $noreg
 475
 476     G_STORE %3(s8), %0(p0) :: (store 1)
 477     ; CHECK: STRBi12 [[VREGEXT]], [[PTR]], 0, 14, $noreg :: (store 1)
 478
 479     BX_RET 14, $noreg
 480     ; CHECK: BX_RET 14, $noreg
 481 ...
 482 ---
 483 name:            test_trunc_and_sext_s1_to_s8
 484 # CHECK-LABEL: name: test_trunc_and_sext_s1_to_s8
 485 legalized:       true
 486 regBankSelected: true
 487 selected:        false
 488 # CHECK: selected: true
 489 tracksRegLiveness: true
 490 registers:
 491   - { id: 0, class: gprb }
 492   - { id: 1, class: gprb }
 493   - { id: 2, class: gprb }
 494   - { id: 3, class: gprb }
 495 body:             |
 496   bb.0:
 497     liveins: $r0, $r1
 498
 499     %0(p0) = COPY $r0
 500     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
 501
 502     %1(s32) = COPY $r1
 503     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r1
 504
 505     %2(s1) = G_TRUNC %1(s32)
 506
 507     %3(s8) = G_SEXT %2(s1)
 508     ; CHECK: [[VREGAND:%[0-9]+]]:gpr = ANDri [[VREG]], 1, 14, $noreg, $noreg
 509     ; CHECK: [[VREGEXT:%[0-9]+]]:gprnopc = RSBri [[VREGAND]], 0, 14, $noreg, $noreg
 510
 511     G_STORE %3(s8), %0(p0) :: (store 1)
 512     ; CHECK: STRBi12 [[VREGEXT]], [[PTR]], 0, 14, $noreg :: (store 1)
 513
 514     BX_RET 14, $noreg
 515     ; CHECK: BX_RET 14, $noreg
 516 ...
 517 ---
 518 name:            test_trunc_and_anyext_s1_to_s8
 519 # CHECK-LABEL: name: test_trunc_and_anyext_s1_to_s8
 520 legalized:       true
 521 regBankSelected: true
 522 selected:        false
 523 # CHECK: selected: true
 524 tracksRegLiveness: true
 525 registers:
 526   - { id: 0, class: gprb }
 527   - { id: 1, class: gprb }
 528   - { id: 2, class: gprb }
 529   - { id: 3, class: gprb }
 530 body:             |
 531   bb.0:
 532     liveins: $r0, $r1
 533
 534     %0(p0) = COPY $r0
 535     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
 536
 537     %1(s32) = COPY $r1
 538     ; CHECK: [[VREG:%[0-9]+]]:gpr = COPY $r1
 539
 540     %2(s1) = G_TRUNC %1(s32)
 541
 542     %3(s8) = G_ANYEXT %2(s1)
 543
 544     G_STORE %3(s8), %0(p0) :: (store 1)
 545     ; CHECK: [[RVREG:%[0-9]+]]:gprnopc = COPY [[VREG]]
 546     ; CHECK: STRBi12 [[RVREG]], [[PTR]], 0, 14, $noreg :: (store 1)
 547
 548     BX_RET 14, $noreg
 549     ; CHECK: BX_RET 14, $noreg
 550 ...
 551 ---
 552 name:            test_add_s32
 553 # CHECK-LABEL: name: test_add_s32
 554 legalized:       true
 555 regBankSelected: true
 556 selected:        false
 557 # CHECK: selected: true
 558 registers:
 559   - { id: 0, class: gprb }
 560   - { id: 1, class: gprb }
 561   - { id: 2, class: gprb }
 562 body:             |
 563   bb.0:
 564     liveins: $r0, $r1
 565
 566     %0(s32) = COPY $r0
 567     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 568
 569     %1(s32) = COPY $r1
 570     ; CHECK: [[VREGY:%[0-9]+]]:gpr = COPY $r1
 571
 572     %2(s32) = G_ADD %0, %1
 573     ; CHECK: [[VREGSUM:%[0-9]+]]:gpr = ADDrr [[VREGX]], [[VREGY]], 14, $noreg, $noreg
 574
 575     $r0 = COPY %2(s32)
 576     ; CHECK: $r0 = COPY [[VREGSUM]]
 577
 578     BX_RET 14, $noreg, implicit $r0
 579     ; CHECK: BX_RET 14, $noreg, implicit $r0
 580 ...
 581 ---
 582 name:            test_add_fold_imm_s32
 583 # CHECK-LABEL: name: test_add_fold_imm_s32
 584 legalized:       true
 585 regBankSelected: true
 586 selected:        false
 587 # CHECK: selected: true
 588 registers:
 589   - { id: 0, class: gprb }
 590   - { id: 1, class: gprb }
 591   - { id: 2, class: gprb }
 592 body:             |
 593   bb.0:
 594     liveins: $r0
 595
 596     %0(s32) = COPY $r0
 597     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 598
 599     %1(s32) = G_CONSTANT i32 255
 600     %2(s32) = G_ADD %0, %1
 601     ; CHECK: [[VREGSUM:%[0-9]+]]:gpr = ADDri [[VREGX]], 255, 14, $noreg, $noreg
 602
 603     $r0 = COPY %2(s32)
 604     ; CHECK: $r0 = COPY [[VREGSUM]]
 605
 606     BX_RET 14, $noreg, implicit $r0
 607     ; CHECK: BX_RET 14, $noreg, implicit $r0
 608 ...
 609 ---
 610 name:            test_add_no_fold_imm_s32
 611 # CHECK-LABEL: name: test_add_no_fold_imm_s32
 612 legalized:       true
 613 regBankSelected: true
 614 selected:        false
 615 # CHECK: selected: true
 616 registers:
 617   - { id: 0, class: gprb }
 618   - { id: 1, class: gprb }
 619   - { id: 2, class: gprb }
 620 body:             |
 621   bb.0:
 622     liveins: $r0
 623
 624     %0(s32) = COPY $r0
 625     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 626
 627     %1(s32) = G_CONSTANT i32 65535
 628     ; CHECK: [[VREGY:%[0-9]+]]:gpr = MOVi16 65535, 14, $noreg
 629
 630     %2(s32) = G_ADD %0, %1
 631     ; CHECK: [[VREGSUM:%[0-9]+]]:gpr = ADDrr [[VREGX]], [[VREGY]], 14, $noreg, $noreg
 632
 633     $r0 = COPY %2(s32)
 634     ; CHECK: $r0 = COPY [[VREGSUM]]
 635
 636     BX_RET 14, $noreg, implicit $r0
 637     ; CHECK: BX_RET 14, $noreg, implicit $r0
 638 ...
 639 ---
 640 name:            test_sub_s32
 641 # CHECK-LABEL: name: test_sub_s32
 642 legalized:       true
 643 regBankSelected: true
 644 selected:        false
 645 # CHECK: selected: true
 646 registers:
 647   - { id: 0, class: gprb }
 648   - { id: 1, class: gprb }
 649   - { id: 2, class: gprb }
 650 body:             |
 651   bb.0:
 652     liveins: $r0, $r1
 653
 654     %0(s32) = COPY $r0
 655     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 656
 657     %1(s32) = COPY $r1
 658     ; CHECK: [[VREGY:%[0-9]+]]:gpr = COPY $r1
 659
 660     %2(s32) = G_SUB %0, %1
 661     ; CHECK: [[VREGRES:%[0-9]+]]:gpr = SUBrr [[VREGX]], [[VREGY]], 14, $noreg, $noreg
 662
 663     $r0 = COPY %2(s32)
 664     ; CHECK: $r0 = COPY [[VREGRES]]
 665
 666     BX_RET 14, $noreg, implicit $r0
 667     ; CHECK: BX_RET 14, $noreg, implicit $r0
 668 ...
 669 ---
 670 name:            test_sub_imm_s32
 671 # CHECK-LABEL: name: test_sub_imm_s32
 672 legalized:       true
 673 regBankSelected: true
 674 selected:        false
 675 # CHECK: selected: true
 676 registers:
 677   - { id: 0, class: gprb }
 678   - { id: 1, class: gprb }
 679   - { id: 2, class: gprb }
 680 body:             |
 681   bb.0:
 682     liveins: $r0, $r1
 683
 684     %0(s32) = COPY $r0
 685     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 686
 687     %1(s32) = G_CONSTANT i32 17
 688     %2(s32) = G_SUB %0, %1
 689     ; CHECK: [[VREGRES:%[0-9]+]]:gpr = SUBri [[VREGX]], 17, 14, $noreg, $noreg
 690
 691     $r0 = COPY %2(s32)
 692     ; CHECK: $r0 = COPY [[VREGRES]]
 693
 694     BX_RET 14, $noreg, implicit $r0
 695     ; CHECK: BX_RET 14, $noreg, implicit $r0
 696 ...
 697 ---
 698 name:            test_sub_rev_imm_s32
 699 # CHECK-LABEL: name: test_sub_rev_imm_s32
 700 legalized:       true
 701 regBankSelected: true
 702 selected:        false
 703 # CHECK: selected: true
 704 registers:
 705   - { id: 0, class: gprb }
 706   - { id: 1, class: gprb }
 707   - { id: 2, class: gprb }
 708 body:             |
 709   bb.0:
 710     liveins: $r0, $r1
 711
 712     %0(s32) = COPY $r0
 713     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 714
 715     %1(s32) = G_CONSTANT i32 17
 716     %2(s32) = G_SUB %1, %0
 717     ; CHECK: [[VREGRES:%[0-9]+]]:gpr = RSBri [[VREGX]], 17, 14, $noreg, $noreg
 718
 719     $r0 = COPY %2(s32)
 720     ; CHECK: $r0 = COPY [[VREGRES]]
 721
 722     BX_RET 14, $noreg, implicit $r0
 723     ; CHECK: BX_RET 14, $noreg, implicit $r0
 724 ...
 725 ---
 726 name:            test_mul_s32
 727 # CHECK-LABEL: name: test_mul_s32
 728 legalized:       true
 729 regBankSelected: true
 730 selected:        false
 731 # CHECK: selected: true
 732 registers:
 733   - { id: 0, class: gprb }
 734   - { id: 1, class: gprb }
 735   - { id: 2, class: gprb }
 736 body:             |
 737   bb.0:
 738     liveins: $r0, $r1
 739
 740     %0(s32) = COPY $r0
 741     ; CHECK: [[VREGX:%[0-9]+]]:gprnopc = COPY $r0
 742
 743     %1(s32) = COPY $r1
 744     ; CHECK: [[VREGY:%[0-9]+]]:gprnopc = COPY $r1
 745
 746     %2(s32) = G_MUL %0, %1
 747     ; CHECK: [[VREGRES:%[0-9]+]]:gprnopc = MUL [[VREGX]], [[VREGY]], 14, $noreg, $noreg
 748
 749     $r0 = COPY %2(s32)
 750     ; CHECK: $r0 = COPY [[VREGRES]]
 751
 752     BX_RET 14, $noreg, implicit $r0
 753     ; CHECK: BX_RET 14, $noreg, implicit $r0
 754 ...
 755 ---
 756 name:            test_mulv5_s32
 757 # CHECK-LABEL: name: test_mulv5_s32
 758 legalized:       true
 759 regBankSelected: true
 760 selected:        false
 761 # CHECK: selected: true
 762 registers:
 763   - { id: 0, class: gprb }
 764   - { id: 1, class: gprb }
 765   - { id: 2, class: gprb }
 766 body:             |
 767   bb.0:
 768     liveins: $r0, $r1
 769
 770     %0(s32) = COPY $r0
 771     ; CHECK: [[VREGX:%[0-9]+]]:gprnopc = COPY $r0
 772
 773     %1(s32) = COPY $r1
 774     ; CHECK: [[VREGY:%[0-9]+]]:gprnopc = COPY $r1
 775
 776     %2(s32) = G_MUL %0, %1
 777     ; CHECK: early-clobber [[VREGRES:%[0-9]+]]:gprnopc = MULv5 [[VREGX]], [[VREGY]], 14, $noreg, $noreg
 778
 779     $r0 = COPY %2(s32)
 780     ; CHECK: $r0 = COPY [[VREGRES]]
 781
 782     BX_RET 14, $noreg, implicit $r0
 783     ; CHECK: BX_RET 14, $noreg, implicit $r0
 784 ...
 785 ---
 786 name:            test_sdiv_s32
 787 # CHECK-LABEL: name: test_sdiv_s32
 788 legalized:       true
 789 regBankSelected: true
 790 selected:        false
 791 # CHECK: selected: true
 792 registers:
 793   - { id: 0, class: gprb }
 794   - { id: 1, class: gprb }
 795   - { id: 2, class: gprb }
 796 body:             |
 797   bb.0:
 798     liveins: $r0, $r1
 799
 800     %0(s32) = COPY $r0
 801     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 802
 803     %1(s32) = COPY $r1
 804     ; CHECK: [[VREGY:%[0-9]+]]:gpr = COPY $r1
 805
 806     %2(s32) = G_SDIV %0, %1
 807     ; CHECK: [[VREGRES:%[0-9]+]]:gpr = SDIV [[VREGX]], [[VREGY]], 14, $noreg
 808
 809     $r0 = COPY %2(s32)
 810     ; CHECK: $r0 = COPY [[VREGRES]]
 811
 812     BX_RET 14, $noreg, implicit $r0
 813     ; CHECK: BX_RET 14, $noreg, implicit $r0
 814 ...
 815 ---
 816 name:            test_udiv_s32
 817 # CHECK-LABEL: name: test_udiv_s32
 818 legalized:       true
 819 regBankSelected: true
 820 selected:        false
 821 # CHECK: selected: true
 822 registers:
 823   - { id: 0, class: gprb }
 824   - { id: 1, class: gprb }
 825   - { id: 2, class: gprb }
 826 body:             |
 827   bb.0:
 828     liveins: $r0, $r1
 829
 830     %0(s32) = COPY $r0
 831     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 832
 833     %1(s32) = COPY $r1
 834     ; CHECK: [[VREGY:%[0-9]+]]:gpr = COPY $r1
 835
 836     %2(s32) = G_UDIV %0, %1
 837     ; CHECK: [[VREGRES:%[0-9]+]]:gpr = UDIV [[VREGX]], [[VREGY]], 14, $noreg
 838
 839     $r0 = COPY %2(s32)
 840     ; CHECK: $r0 = COPY [[VREGRES]]
 841
 842     BX_RET 14, $noreg, implicit $r0
 843     ; CHECK: BX_RET 14, $noreg, implicit $r0
 844 ...
 845 ---
 846 name:            test_lshr_s32
 847 # CHECK-LABEL: name: test_lshr_s32
 848 legalized:       true
 849 regBankSelected: true
 850 selected:        false
 851 # CHECK: selected: true
 852 registers:
 853   - { id: 0, class: gprb }
 854   - { id: 1, class: gprb }
 855   - { id: 2, class: gprb }
 856 body:             |
 857   bb.0:
 858     liveins: $r0, $r1
 859
 860     %0(s32) = COPY $r0
 861     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 862
 863     %1(s32) = COPY $r1
 864     ; CHECK: [[VREGY:%[0-9]+]]:gpr = COPY $r1
 865
 866     %2(s32) = G_LSHR %0, %1
 867     ; CHECK: [[VREGRES:%[0-9]+]]:gprnopc = MOVsr [[VREGX]], [[VREGY]], 3, 14, $noreg, $noreg
 868
 869     $r0 = COPY %2(s32)
 870     ; CHECK: $r0 = COPY [[VREGRES]]
 871
 872     BX_RET 14, $noreg, implicit $r0
 873     ; CHECK: BX_RET 14, $noreg, implicit $r0
 874 ...
 875 ---
 876 name:            test_ashr_s32
 877 # CHECK-LABEL: name: test_ashr_s32
 878 legalized:       true
 879 regBankSelected: true
 880 selected:        false
 881 # CHECK: selected: true
 882 registers:
 883   - { id: 0, class: gprb }
 884   - { id: 1, class: gprb }
 885   - { id: 2, class: gprb }
 886 body:             |
 887   bb.0:
 888     liveins: $r0, $r1
 889
 890     %0(s32) = COPY $r0
 891     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 892
 893     %1(s32) = COPY $r1
 894     ; CHECK: [[VREGY:%[0-9]+]]:gpr = COPY $r1
 895
 896     %2(s32) = G_ASHR %0, %1
 897     ; CHECK: [[VREGRES:%[0-9]+]]:gprnopc = MOVsr [[VREGX]], [[VREGY]], 1, 14, $noreg, $noreg
 898
 899     $r0 = COPY %2(s32)
 900     ; CHECK: $r0 = COPY [[VREGRES]]
 901
 902     BX_RET 14, $noreg, implicit $r0
 903     ; CHECK: BX_RET 14, $noreg, implicit $r0
 904 ...
 905 ---
 906 name:            test_shl_s32
 907 # CHECK-LABEL: name: test_shl_s32
 908 legalized:       true
 909 regBankSelected: true
 910 selected:        false
 911 # CHECK: selected: true
 912 registers:
 913   - { id: 0, class: gprb }
 914   - { id: 1, class: gprb }
 915   - { id: 2, class: gprb }
 916 body:             |
 917   bb.0:
 918     liveins: $r0, $r1
 919
 920     %0(s32) = COPY $r0
 921     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
 922
 923     %1(s32) = COPY $r1
 924     ; CHECK: [[VREGY:%[0-9]+]]:gpr = COPY $r1
 925
 926     %2(s32) = G_SHL %0, %1
 927     ; CHECK: [[VREGRES:%[0-9]+]]:gprnopc = MOVsr [[VREGX]], [[VREGY]], 2, 14, $noreg, $noreg
 928
 929     $r0 = COPY %2(s32)
 930     ; CHECK: $r0 = COPY [[VREGRES]]
 931
 932     BX_RET 14, $noreg, implicit $r0
 933     ; CHECK: BX_RET 14, $noreg, implicit $r0
 934 ...
 935 ---
 936 name:            test_load_from_stack
 937 # CHECK-LABEL: name: test_load_from_stack
 938 legalized:       true
 939 regBankSelected: true
 940 selected:        false
 941 # CHECK: selected: true
 942 registers:
 943   - { id: 0, class: gprb }
 944   - { id: 1, class: gprb }
 945   - { id: 2, class: gprb }
 946   - { id: 3, class: gprb }
 947   - { id: 4, class: gprb }
 948 fixedStack:
 949   - { id: 0, offset: 0, size: 1, alignment: 4, isImmutable: true, isAliased: false }
 950   - { id: 1, offset: 4, size: 4, alignment: 4, isImmutable: true, isAliased: false }
 951   - { id: 2, offset: 8, size: 4, alignment: 4, isImmutable: true, isAliased: false }
 952 # CHECK-DAG: id: [[FI1:[0-9]+]], type: default, offset: 0, size: 1
 953 # CHECK-DAG: id: [[FI32:[0-9]+]], type: default, offset: 8
 954 body:             |
 955   bb.0:
 956     liveins: $r0, $r1, $r2, $r3
 957
 958     %0(p0) = G_FRAME_INDEX %fixed-stack.2
 959     ; CHECK: [[FI32VREG:%[0-9]+]]:gpr = ADDri %fixed-stack.[[FI32]], 0, 14, $noreg, $noreg
 960
 961     %1(s32) = G_LOAD %0(p0) :: (load 4)
 962     ; CHECK: [[LD32VREG:%[0-9]+]]:gpr = LDRi12 [[FI32VREG]], 0, 14, $noreg
 963
 964     $r0 = COPY %1
 965     ; CHECK: $r0 = COPY [[LD32VREG]]
 966
 967     %2(p0) = G_FRAME_INDEX %fixed-stack.0
 968     ; CHECK: [[FI1VREG:%[0-9]+]]:gpr = ADDri %fixed-stack.[[FI1]], 0, 14, $noreg, $noreg
 969
 970     %3(s1) = G_LOAD %2(p0) :: (load 1)
 971     ; CHECK: [[LD1VREG:%[0-9]+]]:gprnopc = LDRBi12 [[FI1VREG]], 0, 14, $noreg
 972
 973     %4(s32) = G_ANYEXT %3(s1)
 974     ; CHECK: [[RES:%[0-9]+]]:gpr = COPY [[LD1VREG]]
 975
 976     $r0 = COPY %4
 977     ; CHECK: $r0 = COPY [[RES]]
 978
 979     BX_RET 14, $noreg
 980     ; CHECK: BX_RET 14, $noreg
 981 ...
 982 ---
 983 name:            test_stores
 984 # CHECK-LABEL: name: test_stores
 985 legalized:       true
 986 regBankSelected: true
 987 selected:        false
 988 # CHECK: selected: true
 989 registers:
 990   - { id: 0, class: gprb }
 991   - { id: 1, class: gprb }
 992   - { id: 2, class: gprb }
 993   - { id: 3, class: gprb }
 994   - { id: 4, class: gprb }
 995 body:             |
 996   bb.0:
 997     liveins: $r0, $r1
 998
 999     %0(p0) = COPY $r0
1000     ; CHECK: [[P:%[0-9]+]]:gpr = COPY $r0
1001
1002     %3(s32) = COPY $r1
1003     ; CHECK: [[V32:%[0-9]+]]:gpr = COPY $r1
1004
1005     %4(s1) = G_TRUNC %3(s32)
1006
1007     %1(s8) = G_TRUNC %3(s32)
1008     ; CHECK: [[V8:%[0-9]+]]:gprnopc = COPY [[V32]]
1009
1010     %2(s16) = G_TRUNC %3(s32)
1011
1012     G_STORE %4(s1), %0(p0) :: (store 1)
1013     ; CHECK: [[V1:%[0-9]+]]:gprnopc = ANDri [[V32]], 1, 14, $noreg, $noreg
1014     ; CHECK: STRBi12 [[V1]], [[P]], 0, 14, $noreg
1015
1016     G_STORE %1(s8), %0(p0) :: (store 1)
1017     ; CHECK: STRBi12 [[V8]], [[P]], 0, 14, $noreg
1018
1019     G_STORE %2(s16), %0(p0) :: (store 2)
1020     ; CHECK: STRH [[V32]], [[P]], $noreg, 0, 14, $noreg
1021
1022     G_STORE %3(s32), %0(p0) :: (store 4)
1023     ; CHECK: STRi12 [[V32]], [[P]], 0, 14, $noreg
1024
1025     BX_RET 14, $noreg
1026 ...
1027 ---
1028 name:            test_gep
1029 # CHECK-LABEL: name: test_gep
1030 legalized:       true
1031 regBankSelected: true
1032 selected:        false
1033 # CHECK: selected: true
1034 registers:
1035   - { id: 0, class: gprb }
1036   - { id: 1, class: gprb }
1037   - { id: 2, class: gprb }
1038 body:             |
1039   bb.0:
1040     liveins: $r0, $r1
1041
1042     %0(p0) = COPY $r0
1043     ; CHECK: %[[PTR:[0-9]+]]:gpr = COPY $r0
1044
1045     %1(s32) = COPY $r1
1046     ; CHECK: %[[OFF:[0-9]+]]:gpr = COPY $r1
1047
1048     %2(p0) = G_GEP %0, %1(s32)
1049     ; CHECK: %[[GEP:[0-9]+]]:gpr = ADDrr %[[PTR]], %[[OFF]], 14, $noreg, $noreg
1050
1051     $r0 = COPY %2(p0)
1052     BX_RET 14, $noreg, implicit $r0
1053 ...
1054 ---
1055 name:            test_MOVi32imm
1056 # CHECK-LABEL: name: test_MOVi32imm
1057 legalized:       true
1058 regBankSelected: true
1059 selected:        false
1060 # CHECK: selected: true
1061 registers:
1062   - { id: 0, class: gprb }
1063 body:             |
1064   bb.0:
1065     %0(s32) = G_CONSTANT i32 65537
1066     ; CHECK: %[[C:[0-9]+]]:gpr = MOVi32imm 65537
1067
1068     $r0 = COPY %0(s32)
1069     BX_RET 14, $noreg, implicit $r0
1070 ...
1071 ---
1072 name:            test_constant_imm
1073 # CHECK-LABEL: name: test_constant_imm
1074 legalized:       true
1075 regBankSelected: true
1076 selected:        false
1077 # CHECK: selected: true
1078 registers:
1079   - { id: 0, class: gprb }
1080 body:             |
1081   bb.0:
1082     %0(s32) = G_CONSTANT i32 42
1083     ; CHECK: %[[C:[0-9]+]]:gpr = MOVi 42, 14, $noreg, $noreg
1084
1085     $r0 = COPY %0(s32)
1086     BX_RET 14, $noreg, implicit $r0
1087 ...
1088 ---
1089 name:            test_constant_cimm
1090 # CHECK-LABEL: name: test_constant_cimm
1091 legalized:       true
1092 regBankSelected: true
1093 selected:        false
1094 # CHECK: selected: true
1095 registers:
1096   - { id: 0, class: gprb }
1097 body:             |
1098   bb.0:
1099     ; Adding a type on G_CONSTANT changes its operand from an Imm into a CImm.
1100     ; We still want to see the same thing in the output though.
1101     %0(s32) = G_CONSTANT i32 42
1102     ; CHECK: %[[C:[0-9]+]]:gpr = MOVi 42, 14, $noreg, $noreg
1103
1104     $r0 = COPY %0(s32)
1105     BX_RET 14, $noreg, implicit $r0
1106 ...
1107 ---
1108 name:            test_pointer_constant_unconstrained
1109 # CHECK-LABEL: name: test_pointer_constant_unconstrained
1110 legalized:       true
1111 regBankSelected: true
1112 selected:        false
1113 # CHECK: selected: true
1114 registers:
1115   - { id: 0, class: gprb }
1116 body:             |
1117   bb.0:
1118     %0(p0) = G_CONSTANT i32 0
1119     ; CHECK: %[[C:[0-9]+]]:gpr = MOVi 0, 14, $noreg, $noreg
1120
1121     ; This leaves %0 unconstrained before the G_CONSTANT is selected.
1122     $r0 = COPY %0(p0)
1123     BX_RET 14, $noreg, implicit $r0
1124 ...
1125 ---
1126 name:            test_pointer_constant_constrained
1127 # CHECK-LABEL: name: test_pointer_constant_constrained
1128 legalized:       true
1129 regBankSelected: true
1130 selected:        false
1131 # CHECK: selected: true
1132 registers:
1133   - { id: 0, class: gprb }
1134 body:             |
1135   bb.0:
1136     %0(p0) = G_CONSTANT i32 0
1137     ; CHECK: %[[C:[0-9]+]]:gpr = MOVi 0, 14, $noreg, $noreg
1138
1139     ; This constrains %0 before the G_CONSTANT is selected.
1140     G_STORE %0(p0), %0(p0) :: (store 4)
1141 ...
1142 ---
1143 name:            test_inttoptr_s32
1144 # CHECK-LABEL: name: test_inttoptr_s32
1145 legalized:       true
1146 regBankSelected: true
1147 selected:        false
1148 # CHECK: selected: true
1149 registers:
1150   - { id: 0, class: gprb }
1151   - { id: 1, class: gprb }
1152 body:             |
1153   bb.0:
1154     liveins: $r0
1155
1156     %0(s32) = COPY $r0
1157     %1(p0) = G_INTTOPTR %0(s32)
1158     ; CHECK: [[INT:%[0-9]+]]:gpr = COPY $r0
1159
1160     $r0 = COPY %1(p0)
1161     ; CHECK: $r0 = COPY [[INT]]
1162
1163     BX_RET 14, $noreg, implicit $r0
1164 ...
1165 ---
1166 name:            test_ptrtoint_s32
1167 # CHECK-LABEL: name: test_ptrtoint_s32
1168 legalized:       true
1169 regBankSelected: true
1170 selected:        false
1171 # CHECK: selected: true
1172 registers:
1173   - { id: 0, class: gprb }
1174   - { id: 1, class: gprb }
1175 body:             |
1176   bb.0:
1177     liveins: $r0
1178
1179     %0(p0) = COPY $r0
1180     %1(s32) = G_PTRTOINT %0(p0)
1181     ; CHECK: [[PTR:%[0-9]+]]:gpr = COPY $r0
1182
1183     $r0 = COPY %1(s32)
1184     ; CHECK: $r0 = COPY [[PTR]]
1185
1186     BX_RET 14, $noreg, implicit $r0
1187 ...
1188 ---
1189 name:            test_select_s32
1190 # CHECK-LABEL: name: test_select_s32
1191 legalized:       true
1192 regBankSelected: true
1193 selected:        false
1194 # CHECK: selected: true
1195 registers:
1196   - { id: 0, class: gprb }
1197   - { id: 1, class: gprb }
1198   - { id: 2, class: gprb }
1199   - { id: 3, class: gprb }
1200 body:             |
1201   bb.0:
1202     liveins: $r0, $r1
1203
1204     %0(s32) = COPY $r0
1205     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
1206
1207     %1(s32) = COPY $r1
1208     ; CHECK: [[VREGY:%[0-9]+]]:gpr = COPY $r1
1209
1210     %2(s1) = G_TRUNC %1(s32)
1211
1212     %3(s32) = G_SELECT %2(s1),  %0, %1
1213     ; CHECK: TSTri [[VREGY]], 1, 14, $noreg, implicit-def $cpsr
1214     ; CHECK: [[RES:%[0-9]+]]:gpr = MOVCCr [[VREGX]], [[VREGY]], 0, $cpsr
1215
1216     $r0 = COPY %3(s32)
1217     ; CHECK: $r0 = COPY [[RES]]
1218
1219     BX_RET 14, $noreg, implicit $r0
1220     ; CHECK: BX_RET 14, $noreg, implicit $r0
1221 ...
1222 ---
1223 name:            test_select_ptr
1224 # CHECK-LABEL: name: test_select_ptr
1225 legalized:       true
1226 regBankSelected: true
1227 selected:        false
1228 # CHECK: selected: true
1229 registers:
1230   - { id: 0, class: gprb }
1231   - { id: 1, class: gprb }
1232   - { id: 2, class: gprb }
1233   - { id: 3, class: gprb }
1234   - { id: 4, class: gprb }
1235 body:             |
1236   bb.0:
1237     liveins: $r0, $r1, $r2
1238
1239     %0(p0) = COPY $r0
1240     ; CHECK: [[VREGX:%[0-9]+]]:gpr = COPY $r0
1241
1242     %1(p0) = COPY $r1
1243     ; CHECK: [[VREGY:%[0-9]+]]:gpr = COPY $r1
1244
1245     %2(s32) = COPY $r2
1246     ; CHECK: [[VREGC:%[0-9]+]]:gpr = COPY $r2
1247
1248     %3(s1) = G_TRUNC %2(s32)
1249
1250     %4(p0) = G_SELECT %3(s1),  %0, %1
1251     ; CHECK: TSTri [[VREGC]], 1, 14, $noreg, implicit-def $cpsr
1252     ; CHECK: [[RES:%[0-9]+]]:gpr = MOVCCr [[VREGX]], [[VREGY]], 0, $cpsr
1253
1254     $r0 = COPY %4(p0)
1255     ; CHECK: $r0 = COPY [[RES]]
1256
1257     BX_RET 14, $noreg, implicit $r0
1258     ; CHECK: BX_RET 14, $noreg, implicit $r0
1259 ...
1260 ---
1261 name:            test_br
1262 # CHECK-LABEL: name: test_br
1263 legalized:       true
1264 regBankSelected: true
1265 selected:        false
1266 # CHECK: selected: true
1267 registers:
1268   - { id: 0, class: gprb }
1269   - { id: 1, class: gprb }
1270 body:             |
1271   bb.0:
1272   ; CHECK: bb.0
1273     successors: %bb.1(0x40000000), %bb.2(0x40000000)
1274     liveins: $r0
1275
1276     %0(s32) = COPY $r0
1277     ; CHECK: [[COND32:%[0-9]+]]:gpr = COPY $r0
1278     %1(s1) = G_TRUNC %0(s32)
1279
1280     G_BRCOND %1(s1), %bb.1
1281     ; CHECK: TSTri [[COND32]], 1, 14, $noreg, implicit-def $cpsr
1282     ; CHECK: Bcc %bb.1, 1, $cpsr
1283     G_BR %bb.2
1284     ; CHECK: B %bb.2
1285
1286   bb.1:
1287   ; CHECK: bb.1
1288     successors: %bb.2(0x80000000)
1289
1290     G_BR %bb.2
1291     ; CHECK: B %bb.2
1292
1293   bb.2:
1294   ; CHECK: bb.2
1295
1296     BX_RET 14, $noreg
1297     ; CHECK: BX_RET 14, $noreg
1298 ...
1299 ---
1300 name:            test_phi_s32
1301 # CHECK-LABEL: name: test_phi_s32
1302 legalized:       true
1303 regBankSelected: true
1304 selected:        false
1305 # CHECK: selected: true
1306 tracksRegLiveness: true
1307 registers:
1308   - { id: 0, class: gprb }
1309   - { id: 1, class: gprb }
1310   - { id: 2, class: gprb }
1311   - { id: 3, class: gprb }
1312   - { id: 4, class: gprb }
1313 body:             |
1314   bb.0:
1315   ; CHECK: [[BB1:bb.0]]:
1316     successors: %bb.1(0x40000000), %bb.2(0x40000000)
1317     liveins: $r0, $r1, $r2
1318
1319     %0(s32) = COPY $r0
1320     %1(s1) = G_TRUNC %0(s32)
1321
1322     %2(s32) = COPY $r1
1323     %3(s32) = COPY $r2
1324     ; CHECK: [[V1:%[0-9]+]]:gpr = COPY $r1
1325     ; CHECK: [[V2:%[0-9]+]]:gpr = COPY $r2
1326
1327     G_BRCOND %1(s1), %bb.1
1328     G_BR %bb.2
1329
1330   bb.1:
1331   ; CHECK: [[BB2:bb.1]]:
1332     successors: %bb.2(0x80000000)
1333
1334     G_BR %bb.2
1335     ; CHECK: B %bb.2
1336
1337   bb.2:
1338   ; CHECK: bb.2
1339     %4(s32) = G_PHI %2(s32), %bb.0, %3(s32), %bb.1
1340     ; CHECK: {{%[0-9]+}}:gpr = PHI [[V1]], %[[BB1]], [[V2]], %[[BB2]]
1341
1342     $r0 = COPY %4(s32)
1343     BX_RET 14, $noreg, implicit $r0
1344 ...