test/CodeGen/AMDGPU/frame-lowering-fp-adjusted.mir

   1 # RUN: llc -mtriple=amdgcn -mcpu=gfx900 -verify-machineinstrs -run-pass=prologepilog %s -o - | FileCheck %s
   2
   3
   4 # CHECK-LABEL: name: foo
   5 # CHECK: BUFFER_STORE_DWORD_OFFSET
   6 --- |
   7
   8   define amdgpu_kernel void @foo() #0 {
   9     ret void
  10   }
  11
  12   attributes #0 = {  "no-frame-pointer-elim"="true" "no-frame-pointer-elim-non-leaf" }
  13 ...
  14 ---
  15 name:            foo
  16 tracksRegLiveness: true
  17 liveins:
  18   - { reg: '$vgpr0' }
  19   - { reg: '$sgpr4_sgpr5' }
  20   - { reg: '$sgpr6_sgpr7' }
  21   - { reg: '$sgpr8' }
  22 frameInfo:
  23   maxAlignment:    4
  24 stack:
  25   - { id: 0, type: spill-slot, size: 4, alignment: 4 }
  26 machineFunctionInfo:
  27   explicitKernArgSize: 660
  28   maxKernArgAlign: 4
  29   isEntryFunction: true
  30   waveLimiter:     true
  31   scratchRSrcReg:  '$sgpr96_sgpr97_sgpr98_sgpr99'
  32   scratchWaveOffsetReg: '$sgpr101'
  33   frameOffsetReg:  '$sgpr101'
  34   stackPtrOffsetReg: '$sgpr32'
  35   argumentInfo:
  36     privateSegmentBuffer: { reg: '$sgpr0_sgpr1_sgpr2_sgpr3' }
  37     dispatchPtr:     { reg: '$sgpr4_sgpr5' }
  38     kernargSegmentPtr: { reg: '$sgpr6_sgpr7' }
  39     workGroupIDX:    { reg: '$sgpr8' }
  40     privateSegmentWaveByteOffset: { reg: '$sgpr9' }
  41 body:             |
  42   bb.0:
  43     successors: %bb.1
  44     liveins: $sgpr8, $vgpr0, $sgpr4_sgpr5, $sgpr6_sgpr7
  45
  46   bb.1:
  47     liveins: $sgpr4, $sgpr5, $sgpr9, $sgpr22, $vgpr0, $sgpr6_sgpr7
  48
  49     renamable $vgpr2 = IMPLICIT_DEF
  50     SI_SPILL_V32_SAVE killed $vgpr2, %stack.0, $sgpr96_sgpr97_sgpr98_sgpr99, $sgpr32, 0, implicit $exec :: (store 4 into %stack.0, addrspace 5)