[ARM] Masked load and store and predicate tests. NFC
[llvm-core.git] / test / CodeGen / Thumb2 / t2sizereduction.mir
blobaa92b19dbdcb6644527ddd407d05f6bfe1e428bf
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -run-pass=t2-reduce-size %s -o - | FileCheck %s
4 --- |
5   target datalayout = "e-m:e-p:32:32-i64:64-v128:64:128-a:0:32-n32-S64"
6   target triple = "thumbv8m.main-arm-none-eabi"
8   ; Function Attrs: norecurse nounwind readnone
9   define i32 @test(i32 %x, i32 %y) local_unnamed_addr #0 {
10   entry:
11     %cmp6 = icmp sgt i32 %y, 0
12     br i1 %cmp6, label %for.body.preheader, label %for.cond.cleanup
14   for.body.preheader:                               ; preds = %entry
15     br label %for.body
17   for.cond.cleanup:                                 ; preds = %for.body, %entry
18     %sum.0.lcssa = phi i32 [ 1, %entry ], [ %mul, %for.body ]
19     ret i32 %sum.0.lcssa
21   for.body:                                         ; preds = %for.body, %for.body.preheader
22     %lsr.iv1 = phi i32 [ %lsr.iv.next2, %for.body ], [ %x, %for.body.preheader ]
23     %lsr.iv = phi i32 [ %lsr.iv.next, %for.body ], [ %y, %for.body.preheader ]
24     %sum.07 = phi i32 [ %mul, %for.body ], [ 1, %for.body.preheader ]
25     %mul = mul nsw i32 %lsr.iv1, %sum.07
26     %lsr.iv.next = add i32 %lsr.iv, -1
27     %lsr.iv.next2 = add i32 %lsr.iv1, 1
28     %exitcond = icmp eq i32 %lsr.iv.next, 0
29     br i1 %exitcond, label %for.cond.cleanup, label %for.body
30   }
32   attributes #0 = { norecurse nounwind readnone "correctly-rounded-divide-sqrt-fp-math"="false" "disable-tail-calls"="false" "less-precise-fpmad"="false" "no-frame-pointer-elim"="false" "no-infs-fp-math"="false" "no-jump-tables"="false" "no-nans-fp-math"="false" "no-signed-zeros-fp-math"="false" "no-trapping-math"="false" "stack-protector-buffer-size"="8" "target-cpu"="cortex-m7" "target-features"="-d32,+dsp,+fp-armv8,-fp64,+hwdiv,+strict-align,+thumb-mode,-crc,-dotprod,-hwdiv-arm,-ras" "unsafe-fp-math"="false" "use-soft-float"="false" }
34 ...
35 ---
36 name:            test
37 tracksRegLiveness: true
38 liveins:
39   - { reg: '$r0', virtual-reg: '' }
40   - { reg: '$r1', virtual-reg: '' }
41 body:             |
42   ; CHECK-LABEL: name: test
43   ; CHECK: bb.0.entry:
44   ; CHECK:   successors: %bb.1(0x40000000), %bb.2(0x40000000)
45   ; CHECK:   liveins: $r0, $r1
46   ; CHECK:   $r2 = tMOVr $r0, 14, $noreg
47   ; CHECK:   $r0, dead $cpsr = tMOVi8 1, 14, $noreg
48   ; CHECK:   tCMPi8 $r1, 1, 14, $noreg, implicit-def $cpsr
49   ; CHECK:   t2Bcc %bb.2, 11, killed $cpsr
50   ; CHECK: bb.1.for.body:
51   ; CHECK:   successors: %bb.2(0x40000000), %bb.1(0x40000000)
52   ; CHECK:   liveins: $r0, $r1, $r2
53   ; CHECK:   $r0, dead $cpsr = tMUL $r2, killed $r0, 14, $noreg
54   ; CHECK:   $r2, dead $cpsr = tADDi8 killed $r2, 1, 14, $noreg
55   ; CHECK:   $r1, $cpsr = tSUBi8 killed $r1, 1, 14, $noreg
56   ; CHECK:   t2Bcc %bb.1, 1, killed $cpsr
57   ; CHECK: bb.2.for.cond.cleanup:
58   ; CHECK:   liveins: $r0
59   ; CHECK:   tBX_RET 14, $noreg, implicit $r0
60   bb.0.entry:
61     successors: %bb.1.for.body, %bb.2.for.cond.cleanup
62     liveins: $r0, $r1
64     $r2 = tMOVr $r0, 14, _
65     $r0 = t2MOVi 1, 14, _, _
66     t2CMPri $r1, 1, 14, _, implicit-def $cpsr
67     t2Bcc %bb.2.for.cond.cleanup, 11, killed $cpsr
69   bb.1.for.body:
70     successors: %bb.2.for.cond.cleanup, %bb.1.for.body
71     liveins: $r0, $r1, $r2
73     $r0 = t2MUL $r2, killed $r0, 14, _
74     $r2 = t2ADDri killed $r2, 1, 14, _, _
75     $r1 = t2SUBri killed $r1, 1, 14, _, def $cpsr
76     t2Bcc %bb.1.for.body, 1, killed $cpsr
78   bb.2.for.cond.cleanup:
79     liveins: $r0
81     tBX_RET 14, _, implicit $r0
83 ...