[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / AMDGPU / amdpal-msgpack-es.ll
blob898f7525ee4974656aa65e383b20caef8a14bbb6
1 ; RUN: llc -mtriple=amdgcn--amdpal -verify-machineinstrs < %s | FileCheck -check-prefix=GCN -check-prefix=SI %s
2 ; RUN: llc -mtriple=amdgcn--amdpal -mcpu=tonga -verify-machineinstrs < %s | FileCheck -check-prefix=GCN -check-prefix=VI %s
4 ; amdpal evaluation shader: check for 0x2cca (SPI_SHADER_PGM_RSRC1_ES) in pal metadata
5 ; GCN-LABEL: {{^}}es_amdpal:
6 ; GCN: .amdgpu_pal_metadata
7 ; GCN: 0x2cca (SPI_SHADER_PGM_RSRC1_ES)
8 define amdgpu_es half @es_amdpal(half %arg0) {
9   %add = fadd half %arg0, 1.0
10   ret half %add
13 ; Force MsgPack format metadata
14 !amdgpu.pal.metadata.msgpack = !{!0}
15 !0 = !{!""}