[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / AMDGPU / llvm.amdgcn.s.getpc.ll
blob22e15e21680516a403a189ce5617a797f0f2ab90
1 ; RUN: llc -march=amdgcn -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
3 declare i64 @llvm.amdgcn.s.getpc() #0
5 ; GCN-LABEL: {{^}}test_s_getpc:
6 ; GCN: s_load_dwordx2
7 ; GCN-DAG: s_getpc_b64 s{{\[[0-9]+:[0-9]+\]}}
8 ; GCN: buffer_store_dwordx2
9 define amdgpu_kernel void @test_s_getpc(i64 addrspace(1)* %out) #0 {
10   %tmp = call i64 @llvm.amdgcn.s.getpc() #1
11   store volatile i64 %tmp, i64 addrspace(1)* %out, align 8
12   ret void
15 attributes #0 = { nounwind readnone speculatable }