[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / AMDGPU / mesa3d.ll
blob4f09b3f7480454108e72745f8412ac515e7f7b31
1 ; RUN: llc -mtriple=amdgcn-mesa-mesa3d -mcpu=tahiti -verify-machineinstrs < %s | FileCheck -enable-var-scope -check-prefix=GCN %s
3 ; GCN-LABEL: {{^}}scratch_ps:
4 ; GCN: s_load_dwordx2 s[4:5], s[0:1], 0x0{{$}}
5 ; GCN-DAG: s_mov_b32 s6, -1{{$}}
6 ; GCN-DAG: s_mov_b32 s7, 0xe8f000
7 ; GCN-DAG: v_mov_b32_e32 [[V:v[0-9]+]], 2
8 ; GCN: buffer_store_dword [[V]], off, s[4:7], s2 offset:4
9 define amdgpu_ps void @scratch_ps(i32 addrspace(1)* %out, i32 %in) {
10 entry:
11   %alloca = alloca i32, addrspace(5)
12   store volatile i32 2, i32 addrspace(5)* %alloca
13   ret void