test/CodeGen/AMDGPU/schedule-if.ll

   1 ;RUN: llc < %s -march=r600 -mcpu=cayman -stress-sched -verify-misched -verify-machineinstrs
   2 ;REQUIRES: asserts
   3
   4 define amdgpu_kernel void @main() {
   5 main_body:
   6   %0 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 1)
   7   %1 = extractelement <4 x float> %0, i32 0
   8   %2 = bitcast float %1 to i32
   9   %3 = icmp eq i32 %2, 0
  10   %4 = sext i1 %3 to i32
  11   %5 = bitcast i32 %4 to float
  12   %6 = bitcast float %5 to i32
  13   %7 = icmp ne i32 %6, 0
  14   br i1 %7, label %ENDIF, label %ELSE
  15
  16 ELSE:                                             ; preds = %main_body
  17   %8 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 1)
  18   %9 = extractelement <4 x float> %8, i32 0
  19   %10 = bitcast float %9 to i32
  20   %11 = icmp eq i32 %10, 1
  21   %12 = sext i1 %11 to i32
  22   %13 = bitcast i32 %12 to float
  23   %14 = bitcast float %13 to i32
  24   %15 = icmp ne i32 %14, 0
  25   br i1 %15, label %IF13, label %ENDIF
  26
  27 ENDIF:                                            ; preds = %IF13, %ELSE, %main_body
  28   %temp.0 = phi float [ 1.000000e+03, %main_body ], [ 1.000000e+00, %IF13 ], [ 0.000000e+00, %ELSE ]
  29   %temp1.0 = phi float [ 0.000000e+00, %main_body ], [ %23, %IF13 ], [ 0.000000e+00, %ELSE ]
  30   %temp3.0 = phi float [ 1.000000e+00, %main_body ], [ 0.000000e+00, %ELSE ], [ 0.000000e+00, %IF13 ]
  31   %16 = insertelement <4 x float> undef, float %temp.0, i32 0
  32   %17 = insertelement <4 x float> %16, float %temp1.0, i32 1
  33   %18 = insertelement <4 x float> %17, float 0.000000e+00, i32 2
  34   %19 = insertelement <4 x float> %18, float %temp3.0, i32 3
  35   call void @llvm.r600.store.swizzle(<4 x float> %19, i32 0, i32 0)
  36   ret void
  37
  38 IF13:                                             ; preds = %ELSE
  39   %20 = load <4 x float>, <4 x float> addrspace(8)* null
  40   %21 = extractelement <4 x float> %20, i32 0
  41   %22 = fsub float -0.000000e+00, %21
  42   %23 = fadd float 1.000000e+03, %22
  43   br label %ENDIF
  44 }
  45
  46 declare void @llvm.r600.store.swizzle(<4 x float>, i32, i32)