llvm/test/CodeGen/RISCV/GlobalISel/iabs.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -global-isel -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s --check-prefix=RV32I
   4 ; RUN: llc -mtriple=riscv32 -global-isel -mattr=+zbb -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck %s --check-prefix=RV32ZBB
   6 ; RUN: llc -mtriple=riscv64 -global-isel -verify-machineinstrs < %s \
   7 ; RUN:   | FileCheck %s --check-prefix=RV64I
   8 ; RUN: llc -mtriple=riscv64 -global-isel -mattr=+zbb -verify-machineinstrs < %s \
   9 ; RUN:   | FileCheck %s --check-prefix=RV64ZBB
  10
  11 declare i8 @llvm.abs.i8(i8, i1 immarg)
  12 declare i16 @llvm.abs.i16(i16, i1 immarg)
  13 declare i32 @llvm.abs.i32(i32, i1 immarg)
  14 declare i64 @llvm.abs.i64(i64, i1 immarg)
  15
  16 define i8 @abs8(i8 %x) {
  17 ; RV32I-LABEL: abs8:
  18 ; RV32I:       # %bb.0:
  19 ; RV32I-NEXT:    slli a1, a0, 24
  20 ; RV32I-NEXT:    srai a1, a1, 24
  21 ; RV32I-NEXT:    srai a1, a1, 7
  22 ; RV32I-NEXT:    add a0, a0, a1
  23 ; RV32I-NEXT:    xor a0, a0, a1
  24 ; RV32I-NEXT:    ret
  25 ;
  26 ; RV32ZBB-LABEL: abs8:
  27 ; RV32ZBB:       # %bb.0:
  28 ; RV32ZBB-NEXT:    slli a0, a0, 24
  29 ; RV32ZBB-NEXT:    srai a0, a0, 24
  30 ; RV32ZBB-NEXT:    neg a1, a0
  31 ; RV32ZBB-NEXT:    max a0, a0, a1
  32 ; RV32ZBB-NEXT:    ret
  33 ;
  34 ; RV64I-LABEL: abs8:
  35 ; RV64I:       # %bb.0:
  36 ; RV64I-NEXT:    slli a1, a0, 24
  37 ; RV64I-NEXT:    sraiw a1, a1, 24
  38 ; RV64I-NEXT:    sraiw a1, a1, 7
  39 ; RV64I-NEXT:    addw a0, a0, a1
  40 ; RV64I-NEXT:    xor a0, a0, a1
  41 ; RV64I-NEXT:    ret
  42 ;
  43 ; RV64ZBB-LABEL: abs8:
  44 ; RV64ZBB:       # %bb.0:
  45 ; RV64ZBB-NEXT:    slli a0, a0, 56
  46 ; RV64ZBB-NEXT:    srai a0, a0, 56
  47 ; RV64ZBB-NEXT:    neg a1, a0
  48 ; RV64ZBB-NEXT:    max a0, a0, a1
  49 ; RV64ZBB-NEXT:    ret
  50   %abs = tail call i8 @llvm.abs.i8(i8 %x, i1 true)
  51   ret i8 %abs
  52 }
  53
  54 define i16 @abs16(i16 %x) {
  55 ; RV32I-LABEL: abs16:
  56 ; RV32I:       # %bb.0:
  57 ; RV32I-NEXT:    slli a1, a0, 16
  58 ; RV32I-NEXT:    srai a1, a1, 16
  59 ; RV32I-NEXT:    srai a1, a1, 15
  60 ; RV32I-NEXT:    add a0, a0, a1
  61 ; RV32I-NEXT:    xor a0, a0, a1
  62 ; RV32I-NEXT:    ret
  63 ;
  64 ; RV32ZBB-LABEL: abs16:
  65 ; RV32ZBB:       # %bb.0:
  66 ; RV32ZBB-NEXT:    slli a0, a0, 16
  67 ; RV32ZBB-NEXT:    srai a0, a0, 16
  68 ; RV32ZBB-NEXT:    neg a1, a0
  69 ; RV32ZBB-NEXT:    max a0, a0, a1
  70 ; RV32ZBB-NEXT:    ret
  71 ;
  72 ; RV64I-LABEL: abs16:
  73 ; RV64I:       # %bb.0:
  74 ; RV64I-NEXT:    slli a1, a0, 16
  75 ; RV64I-NEXT:    sraiw a1, a1, 16
  76 ; RV64I-NEXT:    sraiw a1, a1, 15
  77 ; RV64I-NEXT:    addw a0, a0, a1
  78 ; RV64I-NEXT:    xor a0, a0, a1
  79 ; RV64I-NEXT:    ret
  80 ;
  81 ; RV64ZBB-LABEL: abs16:
  82 ; RV64ZBB:       # %bb.0:
  83 ; RV64ZBB-NEXT:    slli a0, a0, 48
  84 ; RV64ZBB-NEXT:    srai a0, a0, 48
  85 ; RV64ZBB-NEXT:    neg a1, a0
  86 ; RV64ZBB-NEXT:    max a0, a0, a1
  87 ; RV64ZBB-NEXT:    ret
  88   %abs = tail call i16 @llvm.abs.i16(i16 %x, i1 true)
  89   ret i16 %abs
  90 }
  91
  92 define i32 @abs32(i32 %x) {
  93 ; RV32I-LABEL: abs32:
  94 ; RV32I:       # %bb.0:
  95 ; RV32I-NEXT:    srai a1, a0, 31
  96 ; RV32I-NEXT:    add a0, a0, a1
  97 ; RV32I-NEXT:    xor a0, a0, a1
  98 ; RV32I-NEXT:    ret
  99 ;
 100 ; RV32ZBB-LABEL: abs32:
 101 ; RV32ZBB:       # %bb.0:
 102 ; RV32ZBB-NEXT:    neg a1, a0
 103 ; RV32ZBB-NEXT:    max a0, a0, a1
 104 ; RV32ZBB-NEXT:    ret
 105 ;
 106 ; RV64I-LABEL: abs32:
 107 ; RV64I:       # %bb.0:
 108 ; RV64I-NEXT:    sraiw a1, a0, 31
 109 ; RV64I-NEXT:    addw a0, a0, a1
 110 ; RV64I-NEXT:    xor a0, a0, a1
 111 ; RV64I-NEXT:    ret
 112 ;
 113 ; RV64ZBB-LABEL: abs32:
 114 ; RV64ZBB:       # %bb.0:
 115 ; RV64ZBB-NEXT:    negw a1, a0
 116 ; RV64ZBB-NEXT:    sext.w a0, a0
 117 ; RV64ZBB-NEXT:    max a0, a0, a1
 118 ; RV64ZBB-NEXT:    ret
 119   %abs = tail call i32 @llvm.abs.i32(i32 %x, i1 true)
 120   ret i32 %abs
 121 }
 122
 123 define i64 @abs64(i64 %x) {
 124 ; RV32I-LABEL: abs64:
 125 ; RV32I:       # %bb.0:
 126 ; RV32I-NEXT:    srai a2, a1, 31
 127 ; RV32I-NEXT:    add a0, a0, a2
 128 ; RV32I-NEXT:    sltu a3, a0, a2
 129 ; RV32I-NEXT:    add a1, a1, a2
 130 ; RV32I-NEXT:    add a1, a1, a3
 131 ; RV32I-NEXT:    xor a0, a0, a2
 132 ; RV32I-NEXT:    xor a1, a1, a2
 133 ; RV32I-NEXT:    ret
 134 ;
 135 ; RV32ZBB-LABEL: abs64:
 136 ; RV32ZBB:       # %bb.0:
 137 ; RV32ZBB-NEXT:    srai a2, a1, 31
 138 ; RV32ZBB-NEXT:    add a0, a0, a2
 139 ; RV32ZBB-NEXT:    sltu a3, a0, a2
 140 ; RV32ZBB-NEXT:    add a1, a1, a2
 141 ; RV32ZBB-NEXT:    add a1, a1, a3
 142 ; RV32ZBB-NEXT:    xor a0, a0, a2
 143 ; RV32ZBB-NEXT:    xor a1, a1, a2
 144 ; RV32ZBB-NEXT:    ret
 145 ;
 146 ; RV64I-LABEL: abs64:
 147 ; RV64I:       # %bb.0:
 148 ; RV64I-NEXT:    srai a1, a0, 63
 149 ; RV64I-NEXT:    add a0, a0, a1
 150 ; RV64I-NEXT:    xor a0, a0, a1
 151 ; RV64I-NEXT:    ret
 152 ;
 153 ; RV64ZBB-LABEL: abs64:
 154 ; RV64ZBB:       # %bb.0:
 155 ; RV64ZBB-NEXT:    neg a1, a0
 156 ; RV64ZBB-NEXT:    max a0, a0, a1
 157 ; RV64ZBB-NEXT:    ret
 158   %abs = tail call i64 @llvm.abs.i64(i64 %x, i1 true)
 159   ret i64 %abs
 160 }