Re-land [openmp] Fix warnings when building on Windows with latest MSVC or Clang...
[llvm-project.git] / llvm / test / CodeGen / RISCV / inline-asm-clobbers.ll
blobd1827167c498932f62c4c6855a2775f27225de4f
1 ; RUN: llc -mtriple=riscv32 -target-abi=ilp32 -verify-machineinstrs < %s \
2 ; RUN:   | FileCheck -check-prefix=RV32I %s
3 ; RUN: llc -mtriple=riscv64 -target-abi=lp64 -verify-machineinstrs < %s \
4 ; RUN:   | FileCheck -check-prefix=RV64I %s
5 ; RUN: llc -mtriple=riscv32 -mattr=+f -target-abi=ilp32 -verify-machineinstrs < %s \
6 ; RUN:   | FileCheck -check-prefix=RV32I %s
7 ; RUN: llc -mtriple=riscv64 -mattr=+f -target-abi=lp64 -verify-machineinstrs < %s \
8 ; RUN:   | FileCheck -check-prefix=RV64I %s
9 ; RUN: llc -mtriple=riscv32 -mattr=+d -target-abi=ilp32 -verify-machineinstrs < %s \
10 ; RUN:   | FileCheck -check-prefix=RV32I %s
11 ; RUN: llc -mtriple=riscv64 -mattr=+d -target-abi=lp64 -verify-machineinstrs < %s \
12 ; RUN:   | FileCheck -check-prefix=RV64I %s
13 ; RUN: llc -mtriple=riscv32 -mattr=+f -target-abi ilp32f -verify-machineinstrs < %s \
14 ; RUN:   | FileCheck -check-prefix=RV32IF %s
15 ; RUN: llc -mtriple=riscv64 -mattr=+f -target-abi lp64f -verify-machineinstrs < %s \
16 ; RUN:   | FileCheck -check-prefix=RV64IF %s
17 ; RUN: llc -mtriple=riscv32 -mattr=+d -target-abi ilp32d -verify-machineinstrs < %s \
18 ; RUN:   | FileCheck -check-prefix=RV32ID %s
19 ; RUN: llc -mtriple=riscv64 -mattr=+d -target-abi lp64d -verify-machineinstrs < %s \
20 ; RUN:   | FileCheck -check-prefix=RV64ID %s
23 define void @testcase() nounwind {
24 ; RV32I-LABEL: testcase:
25 ; RV32I:      sw s1, {{[0-9]+}}(sp)
26 ; RV32I-NEXT: sw s2, {{[0-9]+}}(sp)
27 ; RV32I-NOT:  fsw fs0, {{[0-9]+}}(sp)
28 ; RV32I-NOT:  fsd fs0, {{[0-9]+}}(sp)
30 ; RV64I-LABEL: testcase:
31 ; RV64I:      sd s1, {{[0-9]+}}(sp)
32 ; RV64I-NEXT: sd s2, {{[0-9]+}}(sp)
33 ; RV64I-NOT:  fsw fs0, {{[0-9]+}}(sp)
34 ; RV64I-NOT:  fsd fs0, {{[0-9]+}}(sp)
36 ; RV32IF-LABEL: testcase:
37 ; RV32IF:      sw s1, {{[0-9]+}}(sp)
38 ; RV32IF-NEXT: sw s2, {{[0-9]+}}(sp)
39 ; RV32IF-NEXT: fsw fs0, {{[0-9]+}}(sp)
40 ; RV32IF-NEXT: fsw fs1, {{[0-9]+}}(sp)
42 ; RV64IF-LABEL: testcase:
43 ; RV64IF:      sd s1, {{[0-9]+}}(sp)
44 ; RV64IF-NEXT: sd s2, {{[0-9]+}}(sp)
45 ; RV64IF-NEXT: fsw fs0, {{[0-9]+}}(sp)
46 ; RV64IF-NEXT: fsw fs1, {{[0-9]+}}(sp)
48 ; RV32ID-LABEL: testcase:
49 ; RV32ID:      sw s1, {{[0-9]+}}(sp)
50 ; RV32ID-NEXT: sw s2, {{[0-9]+}}(sp)
51 ; RV32ID-NEXT: fsd fs0, {{[0-9]+}}(sp)
52 ; RV32ID-NEXT: fsd fs1, {{[0-9]+}}(sp)
54 ; RV64ID-LABEL: testcase:
55 ; RV64ID:      sd s1, {{[0-9]+}}(sp)
56 ; RV64ID-NEXT: sd s2, {{[0-9]+}}(sp)
57 ; RV64ID-NEXT: fsd fs0, {{[0-9]+}}(sp)
58 ; RV64ID-NEXT: fsd fs1, {{[0-9]+}}(sp)
59   tail call void asm sideeffect "", "~{f8},~{f9},~{x9},~{x18}"()
60   ret void