llvm/test/CodeGen/RISCV/machine-cp.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -o - %s -mtriple=riscv32 -simplify-mir \
   3 # RUN:   -run-pass=machine-cp | FileCheck --check-prefix=RV32 %s
   4 # RUN: llc -o - %s -mtriple=riscv64 -simplify-mir \
   5 # RUN:   -run-pass=machine-cp | FileCheck --check-prefix=RV64 %s
   6
   7 --- |
   8   define void @foo() {
   9   entry:
  10     ret void
  11   }
  12 ...
  13 ---
  14 name:            foo
  15 body:             |
  16   bb.0.entry:
  17     liveins: $v28_v29_v30, $v8_v9, $v1
  18     ; RV32-LABEL: name: foo
  19     ; RV32: liveins: $v28_v29_v30, $v8_v9, $v1
  20     ; RV32-NEXT: {{  $}}
  21     ; RV32-NEXT: renamable $v4_v5_v6_v7_v8_v9_v10_v11 = COPY killed renamable $v0_v1_v2_v3_v4_v5_v6_v7
  22     ; RV32-NEXT: renamable $v28 = COPY renamable $v8, implicit killed $v28_v29_v30, implicit-def $v28_v29_v30
  23     ; RV32-NEXT: PseudoRET implicit $v28
  24     ; RV64-LABEL: name: foo
  25     ; RV64: liveins: $v28_v29_v30, $v8_v9, $v1
  26     ; RV64-NEXT: {{  $}}
  27     ; RV64-NEXT: renamable $v4_v5_v6_v7_v8_v9_v10_v11 = COPY killed renamable $v0_v1_v2_v3_v4_v5_v6_v7
  28     ; RV64-NEXT: renamable $v28 = COPY renamable $v8, implicit killed $v28_v29_v30, implicit-def $v28_v29_v30
  29     ; RV64-NEXT: PseudoRET implicit $v28
  30     renamable $v8 = COPY renamable $v1, implicit killed $v8_v9, implicit-def $v8_v9
  31     renamable $v4_v5_v6_v7_v8_v9_v10_v11 = COPY killed renamable $v0_v1_v2_v3_v4_v5_v6_v7
  32     renamable $v28 = COPY renamable $v8, implicit killed $v28_v29_v30, implicit-def $v28_v29_v30
  33     PseudoRET implicit $v28
  34 ...