Re-land [openmp] Fix warnings when building on Windows with latest MSVC or Clang...
[llvm-project.git] / llvm / test / Transforms / SLPVectorizer / X86 / continue_vectorizing.ll
blobfca26cbd1c4596d61ecc403647886fcd9e4e6a09
1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
2 ; RUN: opt < %s -passes=slp-vectorizer -S -mtriple=x86_64-apple-macosx10.8.0 -mcpu=corei7-avx | FileCheck %s
4 target datalayout = "e-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64-s0:64:64-f80:128:128-n8:16:32:64-S128"
5 target triple = "x86_64-apple-macosx10.8.0"
7 ; We will keep trying to vectorize the basic block even we already find vectorized store.
8 define void @test1(ptr %a, ptr %b, ptr %c, ptr %d) {
9 ; CHECK-LABEL: @test1(
10 ; CHECK-NEXT:  entry:
11 ; CHECK-NEXT:    [[TMP1:%.*]] = load <2 x double>, ptr [[A:%.*]], align 8
12 ; CHECK-NEXT:    [[TMP3:%.*]] = load <2 x double>, ptr [[B:%.*]], align 8
13 ; CHECK-NEXT:    [[TMP4:%.*]] = fmul <2 x double> [[TMP1]], [[TMP3]]
14 ; CHECK-NEXT:    store <2 x double> [[TMP4]], ptr [[C:%.*]], align 8
15 ; CHECK-NEXT:    [[TMP7:%.*]] = load <4 x i32>, ptr [[A]], align 8
16 ; CHECK-NEXT:    [[TMP9:%.*]] = load <4 x i32>, ptr [[B]], align 8
17 ; CHECK-NEXT:    [[TMP10:%.*]] = mul <4 x i32> [[TMP7]], [[TMP9]]
18 ; CHECK-NEXT:    store <4 x i32> [[TMP10]], ptr [[D:%.*]], align 8
19 ; CHECK-NEXT:    ret void
21 entry:
22   %i0 = load double, ptr %a, align 8
23   %i1 = load double, ptr %b, align 8
24   %mul = fmul double %i0, %i1
25   %arrayidx3 = getelementptr inbounds double, ptr %a, i64 1
26   %i3 = load double, ptr %arrayidx3, align 8
27   %arrayidx4 = getelementptr inbounds double, ptr %b, i64 1
28   %i4 = load double, ptr %arrayidx4, align 8
29   %mul5 = fmul double %i3, %i4
30   store double %mul, ptr %c, align 8
31   %arrayidx5 = getelementptr inbounds double, ptr %c, i64 1
32   store double %mul5, ptr %arrayidx5, align 8
33   %0 = load <4 x i32>, ptr %a, align 8
34   %1 = load <4 x i32>, ptr %b, align 8
35   %2 = mul <4 x i32> %0, %1
36   store <4 x i32> %2, ptr %d, align 8
37   ret void