| blob | 46ebaa5a69dcf5ef31d39878781fa333c48088c1 |
1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
2 ; RUN: opt -passes=reassociate,slp-vectorizer -slp-vectorize-hor -slp-vectorize-hor-store -S < %s -mtriple=x86_64-apple-macosx -mcpu=corei7-avx -mattr=+avx2 | FileCheck %s
4 define signext i8 @Foo(ptr %__v) {
5 ; CHECK-LABEL: @Foo(
6 ; CHECK-NEXT: entry:
7 ; CHECK-NEXT: [[TMP0:%.*]] = load <32 x i8>, ptr [[__V:%.*]], align 32
8 ; CHECK-NEXT: [[TMP1:%.*]] = call i8 @llvm.vector.reduce.add.v32i8(<32 x i8> [[TMP0]])
9 ; CHECK-NEXT: ret i8 [[TMP1]]
10 ;
11 entry:
12 %0 = load <32 x i8>, ptr %__v, align 32
13 %vecext.i.i.i = extractelement <32 x i8> %0, i64 0
14 %vecext.i.i.1.i = extractelement <32 x i8> %0, i64 1
15 %add.i.1.i = add i8 %vecext.i.i.1.i, %vecext.i.i.i
16 %vecext.i.i.2.i = extractelement <32 x i8> %0, i64 2
17 %add.i.2.i = add i8 %vecext.i.i.2.i, %add.i.1.i
18 %vecext.i.i.3.i = extractelement <32 x i8> %0, i64 3
19 %add.i.3.i = add i8 %vecext.i.i.3.i, %add.i.2.i
20 %vecext.i.i.4.i = extractelement <32 x i8> %0, i64 4
21 %add.i.4.i = add i8 %vecext.i.i.4.i, %add.i.3.i
22 %vecext.i.i.5.i = extractelement <32 x i8> %0, i64 5
23 %add.i.5.i = add i8 %vecext.i.i.5.i, %add.i.4.i
24 %vecext.i.i.6.i = extractelement <32 x i8> %0, i64 6
25 %add.i.6.i = add i8 %vecext.i.i.6.i, %add.i.5.i
26 %vecext.i.i.7.i = extractelement <32 x i8> %0, i64 7
27 %add.i.7.i = add i8 %vecext.i.i.7.i, %add.i.6.i
28 %vecext.i.i.8.i = extractelement <32 x i8> %0, i64 8
29 %add.i.8.i = add i8 %vecext.i.i.8.i, %add.i.7.i
30 %vecext.i.i.9.i = extractelement <32 x i8> %0, i64 9
31 %add.i.9.i = add i8 %vecext.i.i.9.i, %add.i.8.i
32 %vecext.i.i.10.i = extractelement <32 x i8> %0, i64 10
33 %add.i.10.i = add i8 %vecext.i.i.10.i, %add.i.9.i
34 %vecext.i.i.11.i = extractelement <32 x i8> %0, i64 11
35 %add.i.11.i = add i8 %vecext.i.i.11.i, %add.i.10.i
36 %vecext.i.i.12.i = extractelement <32 x i8> %0, i64 12
37 %add.i.12.i = add i8 %vecext.i.i.12.i, %add.i.11.i
38 %vecext.i.i.13.i = extractelement <32 x i8> %0, i64 13
39 %add.i.13.i = add i8 %vecext.i.i.13.i, %add.i.12.i
40 %vecext.i.i.14.i = extractelement <32 x i8> %0, i64 14
41 %add.i.14.i = add i8 %vecext.i.i.14.i, %add.i.13.i
42 %vecext.i.i.15.i = extractelement <32 x i8> %0, i64 15
43 %add.i.15.i = add i8 %vecext.i.i.15.i, %add.i.14.i
44 %vecext.i.i.16.i = extractelement <32 x i8> %0, i64 16
45 %add.i.16.i = add i8 %vecext.i.i.16.i, %add.i.15.i
46 %vecext.i.i.17.i = extractelement <32 x i8> %0, i64 17
47 %add.i.17.i = add i8 %vecext.i.i.17.i, %add.i.16.i
48 %vecext.i.i.18.i = extractelement <32 x i8> %0, i64 18
49 %add.i.18.i = add i8 %vecext.i.i.18.i, %add.i.17.i
50 %vecext.i.i.19.i = extractelement <32 x i8> %0, i64 19
51 %add.i.19.i = add i8 %vecext.i.i.19.i, %add.i.18.i
52 %vecext.i.i.20.i = extractelement <32 x i8> %0, i64 20
53 %add.i.20.i = add i8 %vecext.i.i.20.i, %add.i.19.i
54 %vecext.i.i.21.i = extractelement <32 x i8> %0, i64 21
55 %add.i.21.i = add i8 %vecext.i.i.21.i, %add.i.20.i
56 %vecext.i.i.22.i = extractelement <32 x i8> %0, i64 22
57 %add.i.22.i = add i8 %vecext.i.i.22.i, %add.i.21.i
58 %vecext.i.i.23.i = extractelement <32 x i8> %0, i64 23
59 %add.i.23.i = add i8 %vecext.i.i.23.i, %add.i.22.i
60 %vecext.i.i.24.i = extractelement <32 x i8> %0, i64 24
61 %add.i.24.i = add i8 %vecext.i.i.24.i, %add.i.23.i
62 %vecext.i.i.25.i = extractelement <32 x i8> %0, i64 25
63 %add.i.25.i = add i8 %vecext.i.i.25.i, %add.i.24.i
64 %vecext.i.i.26.i = extractelement <32 x i8> %0, i64 26
65 %add.i.26.i = add i8 %vecext.i.i.26.i, %add.i.25.i
66 %vecext.i.i.27.i = extractelement <32 x i8> %0, i64 27
67 %add.i.27.i = add i8 %vecext.i.i.27.i, %add.i.26.i
68 %vecext.i.i.28.i = extractelement <32 x i8> %0, i64 28
69 %add.i.28.i = add i8 %vecext.i.i.28.i, %add.i.27.i
70 %vecext.i.i.29.i = extractelement <32 x i8> %0, i64 29
71 %add.i.29.i = add i8 %vecext.i.i.29.i, %add.i.28.i
72 %vecext.i.i.30.i = extractelement <32 x i8> %0, i64 30
73 %add.i.30.i = add i8 %vecext.i.i.30.i, %add.i.29.i
74 %vecext.i.i.31.i = extractelement <32 x i8> %0, i64 31
75 %add.i.31.i = add i8 %vecext.i.i.31.i, %add.i.30.i
76 ret i8 %add.i.31.i
77 }