llvm/test/CodeGen/RISCV/GlobalISel/instruction-select/sext-rv64.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 2
   2 # RUN: llc -mtriple=riscv64 -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s
   3 ---
   4 name:            sext_32_64
   5 legalized:       true
   6 regBankSelected: true
   7 tracksRegLiveness: true
   8 body:            |
   9   bb.0:
  10     ; CHECK-LABEL: name: sext_32_64
  11     ; CHECK: [[LUI:%[0-9]+]]:gpr = LUI 524288
  12     ; CHECK-NEXT: [[ADDIW:%[0-9]+]]:gpr = ADDIW [[LUI]], 0
  13     ; CHECK-NEXT: $x8 = COPY [[ADDIW]]
  14     %0:gprb(s32) = G_CONSTANT i32 -2147483648
  15     %1:gprb(s64) = G_SEXT %0
  16     $x8 = COPY %1(s64)
  17 ...
  18 ---
  19 name:            sext_inreg_64_32
  20 legalized:       true
  21 regBankSelected: true
  22 tracksRegLiveness: true
  23 body:            |
  24   bb.0:
  25     ; CHECK-LABEL: name: sext_inreg_64_32
  26     ; CHECK: [[LUI:%[0-9]+]]:gpr = LUI 524288
  27     ; CHECK-NEXT: [[ADDIW:%[0-9]+]]:gpr = ADDIW [[LUI]], 0
  28     ; CHECK-NEXT: $x8 = COPY [[ADDIW]]
  29     %0:gprb(s64) = G_CONSTANT i64 -2147483648
  30     %1:gprb(s64) = G_SEXT_INREG %0, 32
  31     $x8 = COPY %1(s64)
  32 ...