llvm/test/CodeGen/AArch64/sms-acceptable-loop2.mir

   1 # RUN: llc --verify-machineinstrs -mtriple=aarch64 -o - %s -run-pass pipeliner -aarch64-enable-pipeliner -debug-only=pipeliner 2>&1 | FileCheck %s
   2 # REQUIRES: asserts
   3
   4 # An acceptable loop by pipeliner: TBB == LoopBB, FBB == ExitBB, Branch with NZCV flags
   5 # CHECK: Schedule Found? 1
   6
   7 --- |
   8   define dso_local void @func(ptr noalias nocapture noundef writeonly %a, ptr nocapture noundef readonly %b, i32 noundef %n) local_unnamed_addr #0 {
   9   entry:
  10     %cmp6 = icmp sgt i32 %n, 0
  11     br i1 %cmp6, label %for.body.preheader, label %for.cond.cleanup
  12
  13   for.body.preheader:                               ; preds = %entry
  14     %wide.trip.count = zext nneg i32 %n to i64
  15     br label %for.body
  16
  17   for.cond.cleanup:                                 ; preds = %for.body, %entry
  18     ret void
  19
  20   for.body:                                         ; preds = %for.body.preheader, %for.body
  21     %lsr.iv11 = phi i64 [ %wide.trip.count, %for.body.preheader ], [ %lsr.iv.next, %for.body ]
  22     %lsr.iv9 = phi ptr [ %b, %for.body.preheader ], [ %scevgep10, %for.body ]
  23     %lsr.iv = phi ptr [ %a, %for.body.preheader ], [ %scevgep, %for.body ]
  24     %0 = load float, ptr %lsr.iv9, align 4
  25     %add = fadd float %0, 1.000000e+00
  26     store float %add, ptr %lsr.iv, align 4
  27     %scevgep = getelementptr i8, ptr %lsr.iv, i64 4
  28     %scevgep10 = getelementptr i8, ptr %lsr.iv9, i64 4
  29     %lsr.iv.next = add nsw i64 %lsr.iv11, -1
  30     %exitcond.not = icmp eq i64 %lsr.iv.next, 0
  31     br i1 %exitcond.not, label %for.cond.cleanup, label %for.body
  32   }
  33
  34 ...
  35 ---
  36 name:            func
  37 tracksRegLiveness: true
  38 liveins:
  39   - { reg: '$x0', virtual-reg: '%7' }
  40   - { reg: '$x1', virtual-reg: '%8' }
  41   - { reg: '$w2', virtual-reg: '%9' }
  42 body:             |
  43   bb.0.entry:
  44     successors: %bb.1(0x50000000), %bb.2(0x30000000)
  45     liveins: $x0, $x1, $w2
  46
  47     %9:gpr32common = COPY $w2
  48     %8:gpr64 = COPY $x1
  49     %7:gpr64 = COPY $x0
  50     dead $wzr = SUBSWri %9, 1, 0, implicit-def $nzcv
  51     Bcc 11, %bb.2, implicit $nzcv
  52     B %bb.1
  53
  54   bb.1.for.body.preheader:
  55     %11:gpr32 = ORRWrs $wzr, %9, 0
  56     %0:gpr64all = SUBREG_TO_REG 0, killed %11, %subreg.sub_32
  57     %14:fpr32 = FMOVSi 112
  58     B %bb.3
  59
  60   bb.2.for.cond.cleanup:
  61     RET_ReallyLR
  62
  63   bb.3.for.body:
  64     successors: %bb.2(0x04000000), %bb.3(0x7c000000)
  65
  66     %1:gpr64sp = PHI %0, %bb.1, %6, %bb.3
  67     %2:gpr64sp = PHI %8, %bb.1, %5, %bb.3
  68     %3:gpr64sp = PHI %7, %bb.1, %4, %bb.3
  69     early-clobber %12:gpr64sp, %13:fpr32 = LDRSpost %2, 4 :: (load (s32) from %ir.lsr.iv9)
  70     %15:fpr32 = nofpexcept FADDSrr killed %13, %14, implicit $fpcr
  71     early-clobber %16:gpr64sp = STRSpost killed %15, %3, 4 :: (store (s32) into %ir.lsr.iv)
  72     %4:gpr64all = COPY %16
  73     %5:gpr64all = COPY %12
  74     %17:gpr64 = nsw SUBSXri %1, 1, 0, implicit-def $nzcv
  75     %6:gpr64all = COPY %17
  76     Bcc 1, %bb.3, implicit $nzcv
  77     B %bb.2
  78
  79 ...