llvm/test/CodeGen/LoongArch/lasx/intrinsic-clo.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc --mtriple=loongarch64 --mattr=+lasx < %s | FileCheck %s
   3
   4 declare <32 x i8> @llvm.loongarch.lasx.xvclo.b(<32 x i8>)
   5
   6 define <32 x i8> @lasx_xvclo_b(<32 x i8> %va) nounwind {
   7 ; CHECK-LABEL: lasx_xvclo_b:
   8 ; CHECK:       # %bb.0: # %entry
   9 ; CHECK-NEXT:    xvclo.b $xr0, $xr0
  10 ; CHECK-NEXT:    ret
  11 entry:
  12   %res = call <32 x i8> @llvm.loongarch.lasx.xvclo.b(<32 x i8> %va)
  13   ret <32 x i8> %res
  14 }
  15
  16 declare <16 x i16> @llvm.loongarch.lasx.xvclo.h(<16 x i16>)
  17
  18 define <16 x i16> @lasx_xvclo_h(<16 x i16> %va) nounwind {
  19 ; CHECK-LABEL: lasx_xvclo_h:
  20 ; CHECK:       # %bb.0: # %entry
  21 ; CHECK-NEXT:    xvclo.h $xr0, $xr0
  22 ; CHECK-NEXT:    ret
  23 entry:
  24   %res = call <16 x i16> @llvm.loongarch.lasx.xvclo.h(<16 x i16> %va)
  25   ret <16 x i16> %res
  26 }
  27
  28 declare <8 x i32> @llvm.loongarch.lasx.xvclo.w(<8 x i32>)
  29
  30 define <8 x i32> @lasx_xvclo_w(<8 x i32> %va) nounwind {
  31 ; CHECK-LABEL: lasx_xvclo_w:
  32 ; CHECK:       # %bb.0: # %entry
  33 ; CHECK-NEXT:    xvclo.w $xr0, $xr0
  34 ; CHECK-NEXT:    ret
  35 entry:
  36   %res = call <8 x i32> @llvm.loongarch.lasx.xvclo.w(<8 x i32> %va)
  37   ret <8 x i32> %res
  38 }
  39
  40 declare <4 x i64> @llvm.loongarch.lasx.xvclo.d(<4 x i64>)
  41
  42 define <4 x i64> @lasx_xvclo_d(<4 x i64> %va) nounwind {
  43 ; CHECK-LABEL: lasx_xvclo_d:
  44 ; CHECK:       # %bb.0: # %entry
  45 ; CHECK-NEXT:    xvclo.d $xr0, $xr0
  46 ; CHECK-NEXT:    ret
  47 entry:
  48   %res = call <4 x i64> @llvm.loongarch.lasx.xvclo.d(<4 x i64> %va)
  49   ret <4 x i64> %res
  50 }