llvm/test/CodeGen/PowerPC/mul-const.ll

   1 ; RUN: llc -verify-machineinstrs -mcpu=pwr8 -ppc-asm-full-reg-names -ppc-vsr-nums-as-vr < %s -mtriple=ppc64-- | FileCheck %s -check-prefixes=PWR8-CHECK,CHECK
   2 ; RUN: llc -verify-machineinstrs -mcpu=pwr9 -ppc-asm-full-reg-names -ppc-vsr-nums-as-vr < %s -mtriple=ppc64le-- | FileCheck %s -check-prefixes=PWR9-CHECK,CHECK
   3
   4 define i32 @test1(i32 %a) {
   5         %tmp.1 = mul nsw i32 %a, 16         ; <i32> [#uses=1]
   6         ret i32 %tmp.1
   7 }
   8 ; CHECK-LABEL: test1:
   9 ; CHECK-NOT: mul
  10 ; CHECK: slwi r[[REG1:[0-9]+]], r3, 4
  11
  12 define i32 @test2(i32 %a) {
  13         %tmp.1 = mul nsw i32 %a, 17         ; <i32> [#uses=1]
  14         ret i32 %tmp.1
  15 }
  16 ; CHECK-LABEL: test2:
  17 ; CHECK-NOT: mul
  18 ; CHECK: slwi r[[REG1:[0-9]+]], r3, 4
  19 ; CHECK-NEXT: add r[[REG2:[0-9]+]], r3, r[[REG1]]
  20
  21 define i32 @test3(i32 %a) {
  22         %tmp.1 = mul nsw i32 %a, 15         ; <i32> [#uses=1]
  23         ret i32 %tmp.1
  24 }
  25 ; CHECK-LABEL: test3:
  26 ; CHECK-NOT: mul
  27 ; CHECK: slwi r[[REG1:[0-9]+]], r3, 4
  28 ; CHECK-NEXT: sub r[[REG2:[0-9]+]], r[[REG1]], r3
  29
  30 ; negtive constant
  31
  32 define i32 @test4(i32 %a) {
  33         %tmp.1 = mul nsw i32 %a, -16         ; <i32> [#uses=1]
  34         ret i32 %tmp.1
  35 }
  36 ; CHECK-LABEL: test4:
  37 ; CHECK-NOT: mul
  38 ; CHECK: slwi r[[REG1:[0-9]+]], r3, 4
  39 ; CHECK-NEXT: neg r[[REG2:[0-9]+]], r[[REG1]]
  40
  41 define i32 @test5(i32 %a) {
  42         %tmp.1 = mul nsw i32 %a, -17         ; <i32> [#uses=1]
  43         ret i32 %tmp.1
  44 }
  45 ; CHECK-LABEL: test5:
  46 ; PWR9-CHECK: mulli r[[REG1:[0-9]+]], r3, -17
  47 ; PWR8-CHECK-NOT: mul
  48 ; PWR8-CHECK: slwi r[[REG1:[0-9]+]], r3, 4
  49 ; PWR8-CHECK-NEXT: add r[[REG2:[0-9]+]], r3, r[[REG1]]
  50 ; PWR8-CHECK-NEXT: neg r{{[0-9]+}}, r[[REG2]]
  51
  52 define i32 @test6(i32 %a) {
  53         %tmp.1 = mul nsw i32 %a, -15         ; <i32> [#uses=1]
  54         ret i32 %tmp.1
  55 }
  56 ; CHECK-LABEL: test6:
  57 ; CHECK-NOT: mul
  58 ; CHECK: slwi r[[REG1:[0-9]+]], r3, 4
  59 ; CHECK-NEXT: sub r[[REG2:[0-9]+]], r3, r[[REG1]]
  60 ; CHECK-NOT: neg
  61
  62 ; boundary case
  63
  64 define i32 @test7(i32 %a) {
  65         %tmp.1 = mul nsw i32 %a, -2147483648 ; <i32> [#uses=1]
  66         ret i32 %tmp.1
  67 }
  68 ; CHECK-LABEL: test7:
  69 ; CHECK-NOT: mul
  70 ; CHECK: slwi r[[REG1:[0-9]+]], r3, 31
  71
  72 define i32 @test8(i32 %a) {
  73         %tmp.1 = mul nsw i32 %a, 2147483647 ; <i32> [#uses=1]
  74         ret i32 %tmp.1
  75 }
  76 ; CHECK-LABEL: test8:
  77 ; CHECK-NOT: mul
  78 ; CHECK: slwi r[[REG1:[0-9]+]], r3, 31
  79 ; CHECK-NEXT: sub r[[REG2:[0-9]+]], r[[REG1]], r3