llvm/test/CodeGen/X86/add-of-carry.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i686-unknown-unknown | FileCheck %s
   3
   4 ; These tests use adc/sbb in place of set+add/sub. Should this transform
   5 ; be enabled by micro-architecture rather than as part of generic lowering/isel?
   6
   7 ; <rdar://problem/8449754>
   8
   9 define i32 @test1(i32 %sum, i32 %x) nounwind readnone ssp {
  10 ; CHECK-LABEL: test1:
  11 ; CHECK:       # %bb.0:
  12 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
  13 ; CHECK-NEXT:    addl {{[0-9]+}}(%esp), %eax
  14 ; CHECK-NEXT:    adcl $0, %eax
  15 ; CHECK-NEXT:    retl
  16   %add4 = add i32 %x, %sum
  17   %cmp = icmp ult i32 %add4, %x
  18   %inc = zext i1 %cmp to i32
  19   %z.0 = add i32 %add4, %inc
  20   ret i32 %z.0
  21 }
  22
  23 ; <rdar://problem/12579915>
  24
  25 define i32 @test2(i32 %x, i32 %y, i32 %res) nounwind uwtable readnone ssp {
  26 ; CHECK-LABEL: test2:
  27 ; CHECK:       # %bb.0:
  28 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
  29 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %ecx
  30 ; CHECK-NEXT:    cmpl {{[0-9]+}}(%esp), %ecx
  31 ; CHECK-NEXT:    sbbl $0, %eax
  32 ; CHECK-NEXT:    retl
  33   %cmp = icmp ugt i32 %x, %y
  34   %dec = sext i1 %cmp to i32
  35   %dec.res = add nsw i32 %dec, %res
  36   ret i32 %dec.res
  37 }
  38