llvm/test/CodeGen/X86/vmovq.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=sse4.1 | FileCheck %s --check-prefix=SSE
   3 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=avx    | FileCheck %s --check-prefix=AVX
   4
   5 define <2 x i64> @PR25554(<2 x i64> %v0, <2 x i64> %v1) {
   6 ; SSE-LABEL: PR25554:
   7 ; SSE:       # %bb.0:
   8 ; SSE-NEXT:    por {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
   9 ; SSE-NEXT:    paddq {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
  10 ; SSE-NEXT:    retq
  11 ;
  12 ; AVX-LABEL: PR25554:
  13 ; AVX:       # %bb.0:
  14 ; AVX-NEXT:    vpor {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
  15 ; AVX-NEXT:    vpaddq {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
  16 ; AVX-NEXT:    retq
  17
  18   %c1 = or <2 x i64> %v0, <i64 1, i64 0>
  19   %c2 = add <2 x i64> %c1, <i64 0, i64 1>
  20   ret <2 x i64> %c2
  21 }
  22