llvm/test/CodeGen/PowerPC/load-v4i8-improved.ll

   1 ; RUN: llc -verify-machineinstrs -mcpu=pwr8 -mtriple=powerpc64le-unknown-linux-gnu < %s \
   2 ; RUN:   -ppc-vsr-nums-as-vr -ppc-asm-full-reg-names | FileCheck --check-prefix=CHECK-LE \
   3 ; RUN:   -implicit-check-not vmrg -implicit-check-not=vperm %s
   4 ; RUN: llc -verify-machineinstrs -mcpu=pwr8 -mtriple=powerpc64-unknown-linux-gnu < %s \
   5 ; RUN:   -ppc-vsr-nums-as-vr -ppc-asm-full-reg-names | FileCheck \
   6 ; RUN:   -implicit-check-not vmrg -implicit-check-not=vperm %s
   7
   8 define <16 x i8> @test(i32* %s, i32* %t) {
   9 ; CHECK-LE-LABEL: test:
  10 ; CHECK-LE:       # %bb.0: # %entry
  11 ; CHECK-LE-NEXT:    lfiwzx f0, 0, r3
  12 ; CHECK-LE-NEXT:    xxspltw v2, vs0, 1
  13 ; CHECK-LE-NEXT:    blr
  14
  15 ; CHECK-LABEL: test:
  16 ; CHECK:       # %bb.0: # %entry
  17 ; CHECK-NEXT:    lfiwzx f0, 0, r3
  18 ; CHECK-NEXT:    xxspltw v2, vs0, 1
  19 ; CHECK-NEXT:    blr
  20 entry:
  21   %0 = bitcast i32* %s to <4 x i8>*
  22   %1 = load <4 x i8>, <4 x i8>* %0, align 4
  23   %2 = shufflevector <4 x i8> %1, <4 x i8> undef, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 0, i32 1, i32 2, i32 3, i32 0, i32 1, i32 2, i32 3, i32 0, i32 1, i32 2, i32 3>
  24   ret <16 x i8> %2
  25 }