llvm/CREDITS.TXT

   1 This file is a partial list of people who have contributed to the LLVM
   2 project. If you have contributed a patch or made some other contribution to
   3 LLVM, please submit a patch to this file to add yourself, and it will be
   4 done!
   5
   6 The list is sorted by surname and formatted to allow easy grepping and
   7 beautification by scripts.  The fields are: name (N), email (E), web-address
   8 (W), PGP key ID and fingerprint (P), description (D), snail-mail address
   9 (S), and (I) IRC handle.
  10
  11 N: Vikram Adve
  12 E: vadve@cs.uiuc.edu
  13 W: http://www.cs.uiuc.edu/~vadve/
  14 D: The Sparc64 backend, provider of much wisdom, and motivator for LLVM
  15
  16 N: Owen Anderson
  17 E: resistor@mac.com
  18 D: LCSSA pass and related LoopUnswitch work
  19 D: GVNPRE pass, DataLayout refactoring, random improvements
  20
  21 N: Henrik Bach
  22 D: MingW Win32 API portability layer
  23
  24 N: Aaron Ballman
  25 E: aaron@aaronballman.com
  26 D: Clang frontend, frontend attributes, Windows support, general bug fixing
  27 I: AaronBallman
  28
  29 N: Alexey Bataev
  30 E: a.bataev@outlook.com
  31 D: Clang frontend, OpenMP in clang, SLP vectorizer, Loop vectorizer, InstCombine
  32 I: ABataev
  33
  34 N: Nate Begeman
  35 E: natebegeman@mac.com
  36 D: PowerPC backend developer
  37 D: Target-independent code generator and analysis improvements
  38
  39 N: Daniel Berlin
  40 E: dberlin@dberlin.org
  41 D: ET-Forest implementation.
  42 D: Sparse bitmap
  43
  44 N: Geoff Berry
  45 E: gberry@codeaurora.org
  46 E: gcb@acm.org
  47 D: AArch64 backend improvements
  48 D: Added EarlyCSE MemorySSA support
  49 D: CodeGen improvements
  50
  51 N: David Blaikie
  52 E: dblaikie@gmail.com
  53 D: General bug fixing/fit & finish, mostly in Clang
  54
  55 N: Neil Booth
  56 E: neil@daikokuya.co.uk
  57 D: APFloat implementation.
  58
  59 N: Alex Bradbury
  60 E: asb@igalia.com
  61 D: RISC-V backend
  62
  63 N: Misha Brukman
  64 E: brukman+llvm@uiuc.edu
  65 W: http://misha.brukman.net
  66 D: Portions of X86 and Sparc JIT compilers, PowerPC backend
  67 D: Incremental bitcode loader
  68
  69 N: Cameron Buschardt
  70 E: buschard@uiuc.edu
  71 D: The `mem2reg' pass - promotes values stored in memory to registers
  72
  73 N: Brendon Cahoon
  74 E: bcahoon@codeaurora.org
  75 D: Loop unrolling with run-time trip counts.
  76
  77 N: Chandler Carruth
  78 E: chandlerc@gmail.com
  79 E: chandlerc@google.com
  80 D: Hashing algorithms and interfaces
  81 D: Inline cost analysis
  82 D: Machine block placement pass
  83 D: SROA
  84
  85 N: Casey Carter
  86 E: ccarter@uiuc.edu
  87 D: Fixes to the Reassociation pass, various improvement patches
  88
  89 N: Evan Cheng
  90 E: evan.cheng@apple.com
  91 D: ARM and X86 backends
  92 D: Instruction scheduler improvements
  93 D: Register allocator improvements
  94 D: Loop optimizer improvements
  95 D: Target-independent code generator improvements
  96
  97 N: Dan Villiom Podlaski Christiansen
  98 E: danchr@gmail.com
  99 E: danchr@cs.au.dk
 100 W: http://villiom.dk
 101 D: LLVM Makefile improvements
 102 D: Clang diagnostic & driver tweaks
 103 S: Aarhus, Denmark
 104
 105 N: Jeff Cohen
 106 E: jeffc@jolt-lang.org
 107 W: http://jolt-lang.org
 108 D: Native Win32 API portability layer
 109
 110 N: John T. Criswell
 111 E: criswell@uiuc.edu
 112 D: Original Autoconf support, documentation improvements, bug fixes
 113
 114 N: Anshuman Dasgupta
 115 E: adasgupt@codeaurora.org
 116 D: Deterministic finite automaton based infrastructure for VLIW packetization
 117
 118 N: Stefanus Du Toit
 119 E: stefanus.du.toit@intel.com
 120 D: Bug fixes and minor improvements
 121
 122 N: Rafael Avila de Espindola
 123 E: rafael@espindo.la
 124 D: MC and LLD work
 125
 126 N: Dave Estes
 127 E: cestes@codeaurora.org
 128 D: AArch64 machine description for Cortex-A53
 129
 130 N: Alkis Evlogimenos
 131 E: alkis@evlogimenos.com
 132 D: Linear scan register allocator, many codegen improvements, Java frontend
 133
 134 N: Hal Finkel
 135 E: hfinkel@anl.gov
 136 D: Basic-block autovectorization, PowerPC backend improvements
 137
 138 N: Eric Fiselier
 139 E: eric@efcs.ca
 140 D: LIT patches and documentation
 141
 142 N: Ryan Flynn
 143 E: pizza@parseerror.com
 144 D: Miscellaneous bug fixes
 145
 146 N: Brian Gaeke
 147 E: gaeke@uiuc.edu
 148 W: http://www.students.uiuc.edu/~gaeke/
 149 D: Portions of X86 static and JIT compilers; initial SparcV8 backend
 150 D: Dynamic trace optimizer
 151 D: FreeBSD/X86 compatibility fixes, the llvm-nm tool
 152
 153 N: Nicolas Geoffray
 154 E: nicolas.geoffray@lip6.fr
 155 W: http://www-src.lip6.fr/homepages/Nicolas.Geoffray/
 156 D: PPC backend fixes for Linux
 157
 158 N: Louis Gerbarg
 159 E: lgg@apple.com
 160 D: Portions of the PowerPC backend
 161
 162 N: Saem Ghani
 163 E: saemghani@gmail.com
 164 D: Callgraph class cleanups
 165
 166 N: Mikhail Glushenkov
 167 E: foldr@codedgers.com
 168 D: Author of llvmc2
 169
 170 N: Dan Gohman
 171 E: llvm@sunfishcode.online
 172 D: Miscellaneous bug fixes
 173 D: WebAssembly Backend
 174
 175 N: Renato Golin
 176 E: rengolin@systemcall.eu
 177 E: renato.golin@linaro.org
 178 E: rengolin@gmail.com
 179 D: ARM/AArch64 back-end improvements
 180 D: Loop Vectorizer improvements
 181 D: Regression and Test Suite improvements
 182 D: Linux compatibility (GNU, musl, etc)
 183 D: Initial Linux kernel / Android support effort
 184 I: rengolin
 185
 186 N: David Goodwin
 187 E: david@goodwinz.net
 188 D: Thumb-2 code generator
 189
 190 N: David Greene
 191 E: greened@obbligato.org
 192 D: Miscellaneous bug fixes
 193 D: Register allocation refactoring
 194
 195 N: Gabor Greif
 196 E: ggreif@gmail.com
 197 D: Improvements for space efficiency
 198
 199 N: James Grosbach
 200 E: grosbach@apple.com
 201 I: grosbach
 202 D: SjLj exception handling support
 203 D: General fixes and improvements for the ARM back-end
 204 D: MCJIT
 205 D: ARM integrated assembler and assembly parser
 206 D: Led effort for the backend formerly known as ARM64
 207
 208 N: Lang Hames
 209 E: lhames@gmail.com
 210 D: PBQP-based register allocator
 211
 212 N: Gordon Henriksen
 213 E: gordonhenriksen@mac.com
 214 D: Pluggable GC support
 215 D: C interface
 216 D: Ocaml bindings
 217
 218 N: Raul Fernandes Herbster
 219 E: raul@dsc.ufcg.edu.br
 220 D: JIT support for ARM
 221
 222 N: Paolo Invernizzi
 223 E: arathorn@fastwebnet.it
 224 D: Visual C++ compatibility fixes
 225
 226 N: Patrick Jenkins
 227 E: patjenk@wam.umd.edu
 228 D: Nightly Tester
 229
 230 N: Tony(Yanjun) Jiang
 231 E: jtony@ca.ibm.com
 232 D: PowerPC Backend Developer
 233 D: Improvements to the PPC backend and miscellaneous bug fixes
 234
 235 N: Dale Johannesen
 236 E: dalej@apple.com
 237 D: ARM constant islands improvements
 238 D: Tail merging improvements
 239 D: Rewrite X87 back end
 240 D: Use APFloat for floating point constants widely throughout compiler
 241 D: Implement X87 long double
 242
 243 N: Brad Jones
 244 E: kungfoomaster@nondot.org
 245 D: Support for packed types
 246
 247 N: Rod Kay
 248 E: rkay@auroraux.org
 249 D: Author of LLVM Ada bindings
 250
 251 N: Erich Keane
 252 E: erich.keane@intel.com
 253 D: A variety of Clang contributions including function multiversioning, regcall/vectorcall.
 254 I: ErichKeane
 255
 256 N: Eric Kidd
 257 W: http://randomhacks.net/
 258 D: llvm-config script
 259
 260 N: Anton Korobeynikov
 261 E: anton at korobeynikov dot info
 262 D: Mingw32 fixes, cross-compiling support, stdcall/fastcall calling conv.
 263 D: x86/linux PIC codegen, aliases, regparm/visibility attributes
 264 D: Switch lowering refactoring
 265
 266 N: Sumant Kowshik
 267 E: kowshik@uiuc.edu
 268 D: Author of the original C backend
 269
 270 N: Benjamin Kramer
 271 E: benny.kra@gmail.com
 272 D: Miscellaneous bug fixes
 273
 274 N: Sundeep Kushwaha
 275 E: sundeepk@codeaurora.org
 276 D: Implemented DFA-based target independent VLIW packetizer
 277
 278 N: Christopher Lamb
 279 E: christopher.lamb@gmail.com
 280 D: aligned load/store support, parts of noalias and restrict support
 281 D: vreg subreg infrastructure, X86 codegen improvements based on subregs
 282 D: address spaces
 283
 284 N: Jim Laskey
 285 E: jlaskey@apple.com
 286 D: Improvements to the PPC backend, instruction scheduling
 287 D: Debug and Dwarf implementation
 288 D: Auto upgrade mangler
 289 D: llvm-gcc4 svn wrangler
 290
 291 N: Chris Lattner
 292 E: sabre@nondot.org
 293 W: http://nondot.org/~sabre/
 294 D: Primary architect of LLVM
 295
 296 N: Tanya Lattner (Tanya Brethour)
 297 E: tonic@nondot.org
 298 W: http://nondot.org/~tonic/
 299 D: The initial llvm-ar tool, converted regression testsuite to dejagnu
 300 D: Modulo scheduling in the SparcV9 backend
 301 D: Release manager (1.7+)
 302
 303 N: Sylvestre Ledru
 304 E: sylvestre@debian.org
 305 W: http://sylvestre.ledru.info/
 306 W: https://apt.llvm.org/
 307 D: Debian and Ubuntu packaging
 308 D: Continuous integration with jenkins
 309
 310 N: Andrew Lenharth
 311 E: alenhar2@cs.uiuc.edu
 312 W: http://www.lenharth.org/~andrewl/
 313 D: Alpha backend
 314 D: Sampling based profiling
 315
 316 N: Nick Lewycky
 317 E: nicholas@mxc.ca
 318 D: PredicateSimplifier pass
 319
 320 N: Tony Linthicum, et. al.
 321 E: tlinth@codeaurora.org
 322 D: Backend for Qualcomm's Hexagon VLIW processor.
 323
 324 N: Bruno Cardoso Lopes
 325 E: bruno.cardoso@gmail.com
 326 I: bruno
 327 W: http://brunocardoso.cc
 328 D: Mips backend
 329 D: Random ARM integrated assembler and assembly parser improvements
 330 D: General X86 AVX1 support
 331
 332 N: Weining Lu
 333 E: luweining@loongson.cn
 334 D: LoongArch backend
 335
 336 N: Duraid Madina
 337 E: duraid@octopus.com.au
 338 W: http://kinoko.c.u-tokyo.ac.jp/~duraid/
 339 D: IA64 backend, BigBlock register allocator
 340
 341 N: John McCall
 342 E: rjmccall@apple.com
 343 D: Clang semantic analysis and IR generation
 344
 345 N: Michael McCracken
 346 E: michael.mccracken@gmail.com
 347 D: Line number support for llvmgcc
 348
 349 N: Fanbo Meng
 350 E: fanbo.meng@ibm.com
 351 D: z/OS support
 352
 353 N: Vladimir Merzliakov
 354 E: wanderer@rsu.ru
 355 D: Test suite fixes for FreeBSD
 356
 357 N: Scott Michel
 358 E: scottm@aero.org
 359 D: Added STI Cell SPU backend.
 360
 361 N: Kai Nacke
 362 E: kai@redstar.de
 363 D: Support for implicit TLS model used with MS VC runtime
 364 D: Dumping of Win64 EH structures
 365
 366 N: Takumi Nakamura
 367 I: chapuni
 368 E: geek4civic@gmail.com
 369 E: chapuni@hf.rim.or.jp
 370 D: Maintaining the Git monorepo
 371 W: https://github.com/llvm-project/
 372 S: Ebina, Japan
 373
 374 N: Edward O'Callaghan
 375 E: eocallaghan@auroraux.org
 376 W: http://www.auroraux.org
 377 D: Add Clang support with various other improvements to utils/NewNightlyTest.pl
 378 D: Fix and maintain Solaris & AuroraUX support for llvm, various build warnings
 379 D: and error clean ups.
 380
 381 N: Morten Ofstad
 382 E: morten@hue.no
 383 D: Visual C++ compatibility fixes
 384
 385 N: Jakob Stoklund Olesen
 386 E: stoklund@2pi.dk
 387 D: Machine code verifier
 388 D: Blackfin backend
 389 D: Fast register allocator
 390 D: Greedy register allocator
 391
 392 N: Richard Osborne
 393 E: richard@xmos.com
 394 D: XCore backend
 395
 396 N: Piotr Padlewski
 397 E: piotr.padlewski@gmail.com
 398 D: !invariant.group metadata and other intrinsics for devirtualization in clang
 399
 400 N: Devang Patel
 401 E: dpatel@apple.com
 402 D: LTO tool, PassManager rewrite, Loop Pass Manager, Loop Rotate
 403 D: GCC PCH Integration (llvm-gcc), llvm-gcc improvements
 404 D: Optimizer improvements, Loop Index Split
 405
 406 N: Ana Pazos
 407 E: apazos@codeaurora.org
 408 D: Fixes and improvements to the AArch64 backend
 409
 410 N: Wesley Peck
 411 E: peckw@wesleypeck.com
 412 W: http://wesleypeck.com/
 413 D: MicroBlaze backend
 414
 415 N: Francois Pichet
 416 E: pichet2000@gmail.com
 417 D: MSVC support
 418
 419 N: Simon Pilgrim
 420 E: llvm-dev@redking.me.uk
 421 D: X86 backend, Selection DAG, Scheduler Models and Cost Tables.
 422
 423 N: Adrian Prantl
 424 E: aprantl@apple.com
 425 D: Debug Information
 426
 427 N: Vladimir Prus
 428 W: http://vladimir_prus.blogspot.com
 429 E: ghost@cs.msu.su
 430 D: Made inst_iterator behave like a proper iterator, LowerConstantExprs pass
 431
 432 N: QIU Chaofan
 433 E: qiucofan@cn.ibm.com
 434 D: PowerPC Backend Developer
 435
 436 N: Kalle Raiskila
 437 E: kalle.rasikila@nokia.com
 438 D: Some bugfixes to CellSPU
 439
 440 N: Xerxes Ranby
 441 E: xerxes@zafena.se
 442 D: Cmake dependency chain and various bug fixes
 443
 444 N: Alex Rosenberg
 445 E: alexr@leftfield.org
 446 I: arosenberg
 447 D: ARM calling conventions rewrite, hard float support
 448
 449 N: Chad Rosier
 450 E: mcrosier@codeaurora.org
 451 I: mcrosier
 452 D: AArch64 fast instruction selection pass
 453 D: Fixes and improvements to the ARM fast-isel pass
 454 D: Fixes and improvements to the AArch64 backend
 455
 456 N: Nadav Rotem
 457 E: nadav.rotem@me.com
 458 D: X86 code generation improvements, Loop Vectorizer, SLP Vectorizer
 459
 460 N: Roman Samoilov
 461 E: roman@codedgers.com
 462 D: MSIL backend
 463
 464 N: Duncan Sands
 465 E: baldrick@free.fr
 466 I: baldrick
 467 D: Ada support in llvm-gcc
 468 D: Dragonegg plugin
 469 D: Exception handling improvements
 470 D: Type legalizer rewrite
 471
 472 N: Ruchira Sasanka
 473 E: sasanka@uiuc.edu
 474 D: Graph coloring register allocator for the Sparc64 backend
 475
 476 N: Alina Sbirlea
 477 E: alina.sbirlea@gmail.com
 478 D: MemorySSA, BatchAA, misc loop and new pass manager work.
 479
 480 N: Arnold Schwaighofer
 481 E: arnold.schwaighofer@gmail.com
 482 D: Tail call optimization for the x86 backend
 483
 484 N: Shantonu Sen
 485 E: ssen@apple.com
 486 D: Miscellaneous bug fixes
 487
 488 N: Anand Shukla
 489 E: ashukla@cs.uiuc.edu
 490 D: The `paths' pass
 491
 492 N: Michael J. Spencer
 493 E: bigcheesegs@gmail.com
 494 D: Shepherding Windows COFF support into MC.
 495 D: Lots of Windows stuff.
 496
 497 N: Reid Spencer
 498 E: rspencer@reidspencer.com
 499 W: http://reidspencer.com/
 500 D: Lots of stuff, see: http://wiki.llvm.org/index.php/User:Reid
 501
 502 N: Abhina Sreeskantharajan
 503 E: Abhina.Sreeskantharajan@ibm.com
 504 D: z/OS support
 505
 506 N: Alp Toker
 507 E: alp@nuanti.com
 508 W: http://atoker.com/
 509 D: C++ frontend next generation standards implementation
 510
 511 N: Craig Topper
 512 E: craig.topper@gmail.com
 513 D: X86 codegen and disassembler improvements. AVX2 support.
 514
 515 N: Edwin Torok
 516 E: edwintorok@gmail.com
 517 D: Miscellaneous bug fixes
 518
 519 N: Adam Treat
 520 E: manyoso@yahoo.com
 521 D: C++ bugs filed, and C++ front-end bug fixes.
 522
 523 N: Andrew Trick
 524 E: atrick@apple.com
 525 D: Instruction Scheduling, ...
 526
 527 N: Lauro Ramos Venancio
 528 E: lauro.venancio@indt.org.br
 529 D: ARM backend improvements
 530 D: Thread Local Storage implementation
 531
 532 N: Phoebe Wang
 533 E: phoebe.wang@intel.com
 534 D: X86 bug fixes and new instruction support.
 535
 536 N: Bill Wendling
 537 I: wendling
 538 E: isanbard@gmail.com
 539 D: Release manager, IR Linker, LTO.
 540 D: Bunches of stuff.
 541
 542 N: Bob Wilson
 543 E: bob.wilson@acm.org
 544 D: Advanced SIMD (NEON) support in the ARM backend.
 545
 546 N: QingShan Zhang
 547 N: steven.zhang
 548 E: zhangqingshan.zll@bytedance.com
 549
 550 N: Li Jia He
 551 E: hljhehlj@cn.ibm.com
 552 D: PowerPC Backend Developer
 553
 554 N: Zi Xuan Wu
 555 N: Zeson
 556 E: zixuan.wu@linux.alibaba.com
 557
 558 N: Kang Zhang
 559 E: shkzhang@cn.ibm.com
 560 D: PowerPC Backend Developer
 561
 562 N: Zheng Chen
 563 E: czhengsz@cn.ibm.com
 564 D: PowerPC Backend Developer
 565
 566 N: Djordje Todorovic
 567 E: djordje.todorovic@rt-rk.com
 568 D: Debug Information
 569
 570 N: Biplob Mishra
 571 E: biplmish@in.ibm.com
 572 D: PowerPC Analysis