[TableGen] Fix validateOperandClass for non Phyical Reg (#118146)
[llvm-project.git] / llvm / test / Analysis / RegionInfo / paper.ll
blob8def8f7ed6cc6f32a2905f24bf4e71128d72db57
1 ; REQUIRES: asserts
3 ; RUN: opt < %s -passes='print<regions>' 2>&1 | FileCheck %s
4 ; RUN: opt < %s -passes='print<regions>' -stats 2>&1 | FileCheck -check-prefix=STAT %s
5 ; RUN: opt -passes='print<regions>' -print-region-style=bb < %s 2>&1 | FileCheck -check-prefix=BBIT %s
6 ; RUN: opt -passes='print<regions>' -print-region-style=rn < %s 2>&1 | FileCheck -check-prefix=RNIT %s
8 define void @a_linear_impl_fig_1() nounwind {
9 "0":
10         br label %"1"
11 "1":
12         br label %"2"
13 "2":
14         br label %"3"
15 "3":
16         br i1 1, label %"13", label %"4"
17 "4":
18         br i1 1, label %"5", label %"1"
19 "5":
20         br i1 1, label %"8", label %"6"
21 "6":
22         br i1 1, label %"7", label %"4"
23 "7":
24         ret void
25 "8":
26         br i1 1, label %"9", label %"1"
27 "9":
28         br label %"10"
29 "10":
30         br i1 1, label %"12", label %"11"
31 "11":
32         br i1 1, label %"9", label %"8"
33 "13":
34         br i1 1, label %"2", label %"1"
35 "12":
36         switch i32 0, label %"1" [ i32 0, label %"9"
37                                   i32 1, label %"8"]
40 ; CHECK-NOT: =>
41 ; CHECK: [0] 0 => <Function Return>
42 ; CHECK-NEXT: [1] 1 => 7
43 ; CHECK-NEXT:   [2] 1 => 4
44 ; CHECK-NEXT:   [2] 8 => 1
46 ; STAT: 4 region - The # of regions
47 ; STAT: 1 region - The # of simple regions
49 ; BBIT: 0, 1, 2, 3, 13, 4, 5, 8, 9, 10, 12, 11, 6, 7,
50 ; BBIT: 1, 2, 3, 13, 4, 5, 8, 9, 10, 12, 11, 6,
51 ; BBIT: 1, 2, 3, 13,
52 ; BBIT: 8, 9, 10, 12, 11,
54 ; RNIT: 0, 1 => 7, 7,
55 ; RNIT: 1 => 4, 4, 5, 8 => 1, 6,
56 ; RNIT: 1, 2, 3, 13,
57 ; RNIT: 8, 9, 10, 12, 11,