llvm/test/CodeGen/AArch64/GlobalISel/combine-shifts-undef.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple aarch64 -run-pass=aarch64-prelegalizer-combiner -verify-machineinstrs %s -o - | FileCheck %s
   3 ---
   4 name:            shl_by_ge_bw
   5 alignment:       4
   6 tracksRegLiveness: true
   7 liveins:
   8   - { reg: '$w0' }
   9 body:             |
  10   bb.1:
  11     liveins: $w0
  12
  13     ; CHECK-LABEL: name: shl_by_ge_bw
  14     ; CHECK: liveins: $w0
  15     ; CHECK-NEXT: {{  $}}
  16     ; CHECK-NEXT: [[DEF:%[0-9]+]]:_(s32) = G_IMPLICIT_DEF
  17     ; CHECK-NEXT: $w0 = COPY [[DEF]](s32)
  18     ; CHECK-NEXT: RET_ReallyLR implicit $w0
  19     %1:_(s32) = COPY $w0
  20     %0:_(s16) = G_TRUNC %1(s32)
  21     %2:_(s16) = G_CONSTANT i16 20
  22     %3:_(s16) = G_SHL %0, %2(s16)
  23     %4:_(s32) = G_ANYEXT %3(s16)
  24     $w0 = COPY %4(s32)
  25     RET_ReallyLR implicit $w0
  26
  27 ...
  28 ---
  29 name:            lshr_by_ge_bw
  30 alignment:       4
  31 tracksRegLiveness: true
  32 liveins:
  33   - { reg: '$w0' }
  34 body:             |
  35   bb.1:
  36     liveins: $w0
  37
  38     ; CHECK-LABEL: name: lshr_by_ge_bw
  39     ; CHECK: liveins: $w0
  40     ; CHECK-NEXT: {{  $}}
  41     ; CHECK-NEXT: [[DEF:%[0-9]+]]:_(s32) = G_IMPLICIT_DEF
  42     ; CHECK-NEXT: $w0 = COPY [[DEF]](s32)
  43     ; CHECK-NEXT: RET_ReallyLR implicit $w0
  44     %1:_(s32) = COPY $w0
  45     %0:_(s16) = G_TRUNC %1(s32)
  46     %2:_(s16) = G_CONSTANT i16 16
  47     %3:_(s16) = G_LSHR %0, %2(s16)
  48     %4:_(s32) = G_ANYEXT %3(s16)
  49     $w0 = COPY %4(s32)
  50     RET_ReallyLR implicit $w0
  51
  52 ...
  53 ---
  54 name:            ashr_by_ge_bw
  55 alignment:       4
  56 tracksRegLiveness: true
  57 liveins:
  58   - { reg: '$w0' }
  59 body:             |
  60   bb.1:
  61     liveins: $w0
  62
  63     ; CHECK-LABEL: name: ashr_by_ge_bw
  64     ; CHECK: liveins: $w0
  65     ; CHECK-NEXT: {{  $}}
  66     ; CHECK-NEXT: [[DEF:%[0-9]+]]:_(s32) = G_IMPLICIT_DEF
  67     ; CHECK-NEXT: $w0 = COPY [[DEF]](s32)
  68     ; CHECK-NEXT: RET_ReallyLR implicit $w0
  69     %1:_(s32) = COPY $w0
  70     %0:_(s16) = G_TRUNC %1(s32)
  71     %2:_(s16) = G_CONSTANT i16 20
  72     %3:_(s16) = G_ASHR %0, %2(s16)
  73     %4:_(s32) = G_ANYEXT %3(s16)
  74     $w0 = COPY %4(s32)
  75     RET_ReallyLR implicit $w0
  76
  77 ...
  78 ---
  79 name:            shl_by_ge_bw_vector
  80 alignment:       4
  81 tracksRegLiveness: true
  82 liveins:
  83   - { reg: '$q0' }
  84 body:             |
  85   bb.1:
  86     liveins: $q0
  87
  88     ; CHECK-LABEL: name: shl_by_ge_bw_vector
  89     ; CHECK: liveins: $q0
  90     ; CHECK-NEXT: {{  $}}
  91     ; CHECK-NEXT: %shl:_(<4 x s32>) = G_IMPLICIT_DEF
  92     ; CHECK-NEXT: $q0 = COPY %shl(<4 x s32>)
  93     ; CHECK-NEXT: RET_ReallyLR implicit $q0
  94     %1:_(<4 x s32>) = COPY $q0
  95     %0:_(s32) = G_CONSTANT i32 32
  96     %bv:_(<4 x s32>) = G_BUILD_VECTOR %0, %0, %0, %0
  97     %shl:_(<4 x s32>) = G_SHL %1, %bv(<4 x s32>)
  98     $q0 = COPY %shl(<4 x s32>)
  99     RET_ReallyLR implicit $q0
 100
 101 ...
 102 ---
 103 name:            shl_by_ge_bw_vector_partial
 104 alignment:       4
 105 tracksRegLiveness: true
 106 liveins:
 107   - { reg: '$q0' }
 108 body:             |
 109   bb.1:
 110     liveins: $q0
 111
 112     ; CHECK-LABEL: name: shl_by_ge_bw_vector_partial
 113     ; CHECK: liveins: $q0
 114     ; CHECK-NEXT: {{  $}}
 115     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(<4 x s32>) = COPY $q0
 116     ; CHECK-NEXT: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 32
 117     ; CHECK-NEXT: %small:_(s32) = G_CONSTANT i32 4
 118     ; CHECK-NEXT: %bv:_(<4 x s32>) = G_BUILD_VECTOR [[C]](s32), [[C]](s32), [[C]](s32), %small(s32)
 119     ; CHECK-NEXT: %shl:_(<4 x s32>) = G_SHL [[COPY]], %bv(<4 x s32>)
 120     ; CHECK-NEXT: $q0 = COPY %shl(<4 x s32>)
 121     ; CHECK-NEXT: RET_ReallyLR implicit $q0
 122     %1:_(<4 x s32>) = COPY $q0
 123     %0:_(s32) = G_CONSTANT i32 32
 124     %small:_(s32) = G_CONSTANT i32 4
 125     %bv:_(<4 x s32>) = G_BUILD_VECTOR %0, %0, %0, %small
 126     %shl:_(<4 x s32>) = G_SHL %1, %bv(<4 x s32>)
 127     $q0 = COPY %shl(<4 x s32>)
 128     RET_ReallyLR implicit $q0
 129 ...