[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / arm64-fast-isel-store.ll
blobbfa29aaedaaf60d9ca32a5e1ca1583f1f6cfba33
1 ; RUN: llc -mtriple=aarch64-unknown-unknown                             -verify-machineinstrs < %s | FileCheck %s
2 ; RUN: llc -mtriple=aarch64-unknown-unknown -fast-isel -fast-isel-abort=1 -verify-machineinstrs < %s | FileCheck %s
4 define void @store_i8(ptr %a) {
5 ; CHECK-LABEL: store_i8
6 ; CHECK: strb  wzr, [x0]
7   store i8 0, ptr %a
8   ret void
11 define void @store_i16(ptr %a) {
12 ; CHECK-LABEL: store_i16
13 ; CHECK: strh  wzr, [x0]
14   store i16 0, ptr %a
15   ret void
18 define void @store_i32(ptr %a) {
19 ; CHECK-LABEL: store_i32
20 ; CHECK: str  wzr, [x0]
21   store i32 0, ptr %a
22   ret void
25 define void @store_i64(ptr %a) {
26 ; CHECK-LABEL: store_i64
27 ; CHECK: str  xzr, [x0]
28   store i64 0, ptr %a
29   ret void