[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / arm64-fp128-folding.ll
blob2f336a1d3874c04e9aad008c2318318db80a58fa
1 ; RUN: llc < %s -mtriple=arm64-eabi -verify-machineinstrs | FileCheck %s
2 declare void @bar(ptr, ptr, ptr)
4 ; SelectionDAG used to try to fold some fp128 operations using the ppc128 type,
5 ; which is not supported.
7 define fp128 @test_folding() {
8 ; CHECK-LABEL: test_folding:
9   %l = alloca i32
10   store i32 42, ptr %l
11   %val = load i32, ptr %l
12   %fpval = sitofp i32 %val to fp128
13   ; If the value is loaded from a constant pool into an fp128, it's been folded
14   ; successfully.
15 ; CHECK: ldr {{q[0-9]+}}, [{{x[0-9]+}},
16   ret fp128 %fpval