[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / arm64-icmp-opt.ll
blob1ed5c5ee135c2e1f14bd1798dd9954b403a638a9
1 ; RUN: llc < %s -mtriple=arm64-eabi | FileCheck %s
3 ; Optimize (x > -1) to (x >= 0) etc.
4 ; Optimize (cmp (add / sub), 0): eliminate the subs used to update flag
5 ;   for comparison only
6 ; rdar://10233472
8 define i32 @t1(i64 %a) {
9 ; CHECK-LABEL: t1:
10 ; CHECK:       // %bb.0:
11 ; CHECK-NEXT:    lsr x8, x0, #63
12 ; CHECK-NEXT:    eor w0, w8, #0x1
13 ; CHECK-NEXT:    ret
15   %cmp = icmp sgt i64 %a, -1
16   %conv = zext i1 %cmp to i32
17   ret i32 %conv