[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / arm64-inline-asm-error-I.ll
blob7784c9b244268da2fafc8524381e93b3e12d2c76
1 ; RUN: not llc -mtriple=arm64-eabi < %s  2> %t
2 ; RUN: FileCheck --check-prefix=CHECK-ERRORS < %t %s
4 ; Check for at least one invalid constant.
5 ; CHECK-ERRORS: error: value out of range for constraint 'I'
7 define i32 @constraint_I(i32 %i, i32 %j) nounwind ssp {
8 entry:
9   %0 = tail call i32 asm sideeffect "add $0, $1, $2", "=r,r,I"(i32 %i, i32 4097) nounwind
10   ret i32 %0