[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / arm64-inline-asm-zero-reg-error.ll
blob0641bf148719fe473b993c97c7a237b54f32b11b
1 ; RUN: not llc < %s -mtriple=arm64-eabi 2>&1 | FileCheck %s
4 ; The 'z' constraint allocates either xzr or wzr, but obviously an input of 1 is
5 ; incompatible.
6 define void @test_bad_zero_reg() {
7   tail call void asm sideeffect "USE($0)", "z"(i32 1) nounwind
8 ; CHECK: error: invalid operand for inline asm constraint 'z'
10   ret void