[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / arm64-strict-align.ll
blobd2335e4121bf09c54b5a04e24f07e3306a802d7a
1 ; RUN: llc < %s -mtriple=arm64-apple-darwin | FileCheck %s
2 ; RUN: llc < %s -mtriple=arm64-apple-darwin -mattr=+strict-align | FileCheck %s --check-prefix=CHECK-STRICT
3 ; RUN: llc < %s -mtriple=arm64-apple-darwin -mattr=+strict-align -fast-isel | FileCheck %s --check-prefix=CHECK-STRICT
5 define i32 @f0(ptr nocapture %p) nounwind {
6 ; CHECK-STRICT: ldrh [[HIGH:w[0-9]+]], [x0, #2]
7 ; CHECK-STRICT: ldrh [[LOW:w[0-9]+]], [x0]
8 ; CHECK-STRICT: orr w0, [[LOW]], [[HIGH]], lsl #16
9 ; CHECK-STRICT: ret
11 ; CHECK: ldr w0, [x0]
12 ; CHECK: ret
13   %tmp = load i32, ptr %p, align 2
14   ret i32 %tmp
17 define i64 @f1(ptr nocapture %p) nounwind {
18 ; CHECK-STRICT: ldp     w[[LOW:[0-9]+]], w[[HIGH:[0-9]+]], [x0]
19 ; CHECK-STRICT: orr x0, x[[LOW]], x[[HIGH]], lsl #32
20 ; CHECK-STRICT: ret
22 ; CHECK: ldr x0, [x0]
23 ; CHECK: ret
24   %tmp = load i64, ptr %p, align 4
25   ret i64 %tmp