[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / bitcast-promote-widen.ll
blob864ddc2967c1855f8b38cb35d379ffbd31ac39c4
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=aarch64-unknown-linux-gnu | FileCheck %s
4 ; Test cases of bitcasts where one type needs to be widened and one needs to be promoted.
6 define <2 x i16> @bitcast_v2i16_v2f16(<2 x half> %x) {
7 ; CHECK-LABEL: bitcast_v2i16_v2f16:
8 ; CHECK:       // %bb.0:
9 ; CHECK-NEXT:    ushll v0.4s, v0.4h, #0
10 ; CHECK-NEXT:    // kill: def $d0 killed $d0 killed $q0
11 ; CHECK-NEXT:    ret
12   %y = bitcast <2 x half> %x to <2 x i16>
13   ret <2 x i16> %y
16 define <2 x half> @bitcast_v2f16_v2i16(<2 x i16> %x) {
17 ; CHECK-LABEL: bitcast_v2f16_v2i16:
18 ; CHECK:       // %bb.0:
19 ; CHECK-NEXT:    uzp1 v0.4h, v0.4h, v0.4h
20 ; CHECK-NEXT:    ret
21   %y = bitcast <2 x i16> %x to <2 x half>
22   ret <2 x half> %y